Реферат: Микропроцессор В1801ВМ1 его структура и система команд - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Микропроцессор В1801ВМ1 его структура и система команд

Банк рефератов / Информатика, информационные технологии

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Архив Zip, 21 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

Микропроцессор В1801ВМ1, его структура и система ко манд Структура микропроцессора В1801ВМ1 Однокристальный 16-разрядный микропроцессор К1801В М1 предназначен для выполнения следующих функций: o вычисление. адрес ов операндов и команд. o обмен информацией с другими устрой ствами; подключенными к системной магистрали; o обработка операндов; o об р аботка п р е р ываний от клавиатуры и устройств п ользователя, подключенных к разъему порта ввода-вывода. Процесс ор является единственным активным устройством микроЭВМ, управляющим ц иклами обращения к системной магистрали и обрабатывающим пр е рывания от пассивных устройств, которые могут посылать или прин имать информацию только под управлением пр о цессора. Микропроцессор К1801 ВМ 1 работает в БК с та ктовой частотой 3 МГц и содержит следующие основные функциональные блок и : o 16-разрядный операц ио н ный блок, служащий для формирования адресов команд и операндов, выполнения логич е ских и арифметических оп ера ц ий, хранения операндов и результатов; o блок микропрограммного управ ле ния , вырабатывающий последовател ь ность микрокоманд, Соот в етствую щу ю коду принятой м а шинной команды. Эт от блок построен на базе программируемой логической матрицы (ПЛ М). с одержащей 250 логических произведений; o блок прерываний, организующий прио ритетную систему прерываний ( прием и п редварительная обработка внешних и внутренних запросов на прерывание); o интерфейсный блок, о беспечивающий обмен информацией между микропроцессором ром и п рочими устройств а ми, по д ключ е нными к сист е мной магистрали. Этот же, блок ос уществляет арбитраж при операциях прямого доступа к п а мяти, формир у ет o последовательность. управляющих с игналов: o блок с и с т е мной магистрали, связывающий внутреннюю магистраль однокрист ального микропроцессора с внешней , управляющий усилит елями приема и передачи ин формации на совмещенные выво ды адресов и данных; o схема тактирования, обеспечивающа я синхронизацию работы внутренних блоков микропроцессора. Система команд, реализованная в ПЛМ блока микропрограммного управления микроп роцессора К1801BM1, совпадает с системой команд наиболее распространенных о течественных мини- и микро-ЭВМ типа “Электроника 60” (ДВК-2. 3, 4 и т.п.) и практиче ски аналогична принятой для компьютеров серии DEC. Предусмотрен также ряд специальных команд, предназначенных для работы с системным ПЗУ К1801РЕ1. Сигналы AD0-AD15 представляют собой адреса и данные, передаваемые по совмещенной системной магистрал и. Передача адресов и данных по одним и тем же линиям связи обеспечиваетс я путем разделения этих операций во времени. Группа сигналов SYNC, DIN, DOUT, WTBT, RPLY служит для управления передачей информации по системной магистрали: o SYNC - вырабатывается процессором как указание, что адрес находи тся на выводах системной магистрали, и сохраняет активный уровень до око нчания текущего цикла обмена информацией; o RPLY - вырабатывается пассивным устройством в от в ет на сигналы DIN и DOUT . При от сутствии сигнала RPLAY (т. е. к огда выбранное устройство- регистр или ячейка памяти - не отвечает) проце ссор отсчитывает 64 такта синхрогенератора и затем отрабатывает прерыва ние по зависанию (вектор 4); o DIN - предназначен для организации ввода данных (когда микро процессор во время действия сигнала SYNC готов принять данные от пассивного устройства) и ввода а дреса вектора прерывания ( DIN вырабатывается совместно с сигналом IAK0 при пассивном уровне SYNC) ; o DOUT - означает, что данные, выдаваемые микроп роцессором, установлены на выводах системной магистрали; o WTBT - указывает на р а б о ту с отдельными байтами и вырабатывается при обра ще н и и по нечетном у адресу (операнд - старши й байт) или при отработке байтовых коман д . Сигнал VIRQ является запросом на пр е р ывание от внешнего устройства , инфо рми р ующим микропроцессор о готов ности устройства передавать адрес вектора прерывания. Если прерывание разрешено, то в ответ на этот сигнал процессор вырабатывает сигналы DIN и IAK0. Сигнал IRQ1 обеспечивает у правление режимом “СТОП-ПУСК” процессора с внешнего переключателя. Низ кий уровень сигнала (активный) соответствует режиму “СТОП”. Сигналы IRQ2 и IRQ3 вызывают пр ерывания по фиксированным векторам 100 8 и 270 8 соот ветственно (при переходе из высокого уровня в низкий) . Сигнал предоставления прерывания IAK0 процессор вырабатывает в ответ на внешний сигнал VIRQ . Сигнал IAK0 передается по очереди, начиная с у стройства с максимальным приоритетом, ретранслируясь от одного устрой ства к другому в порядке уменьшения приоритетов. Устройство с наибольши м приоритетом из числа выставивших запрос на прерывание (сигнал VIRQ ) запрещает дальнейшее распрос транение сигнала IAK0, таки м образом запрещая на время обработки данного прерывания запросы от уст ройств с тем же или более низким приоритетом. Однако устройства с более в ысоким приоритетом могут прервать обработку повторным (“вложенным”) пр ерыванием. Сигнал DMR вырабатывается внешним активным устройством, требующим передачи ему системной магист рали (режим прямого доступа к памяти). В ответ па него процессор устан а вл и вает сигнал DMGO , предоставляю щ и й системную магистраль внешнему устройству с наивысшим приоритетом из числа запросивших прямой доступ (механизм реализации приоритетов - тот ж е, что и для прерываний). Это устройство прекращает дальнейшее распростр анение сигнала DMGO и выста вляет сигнал SACK , означающ ий, что устройство прямого доступа к памяти (ПДП) может пр оизводить обмен данными, независимо от процессора используя стандартн ые циклы обращения к системной магистрали. Низкий уровень сигнала BSY означает , что микропроцессор начинает обм ен по магистрали (т.е. что она занята для других устройств). Переход сигнал а из низкого уровня в высокий указывает на окончание обмена. Сигнал ава р ии источника питания D C L O вызывает установку микропроцессора в исходное состояние и появление с игнала INIT . Сигнал аварии с етевого питания ACLO вызыв ает пер е ход микропро це ссора на обраб отку прерывания по сбою питании (высокий уровень свидетельствует о норм альном сетевом напряжении). Сигнал SEL1 инициализирует обращение к регистру управления системными внешними устройствами, а си гнал SEL2 - к регистру порта ввода-вывода. Направление обмена данными между микропроцессором и реги страми определяется сигналами DIN или DOUT соотв етственно. Выставление сигнала RPLY от этих регистров не требуется. Длительности сигналов SEL1 и SEL2 совпадают с длительностью сигнала BSY . Сигнал INIT является ответ ом микропроцессора на сигнал DCLO и используется, как правило, для установки периферийной час ти системы в исходное состояние. Общие характеристики микропроцессора К1801ВМ1 Представление чисел В дополнительном коде с фиксированной запятой Виды команд Безадресные, одноадресные, двухадресные Виды адресации Регистровая, регистровая косвенная, автоинкрементная, авт оинкрементная косвенная, автодекрементная, автодекрементная косвенна я, индексная, индексная косвенная Количество регистров общего значения 8 Количество уровней прерывания 4 Тип системной магистрали Q-bus (МПИ, ОСТ 11.305.903-80) Адресное пространство, Кб 64 Тактовая частота, МГц До 5 Максимальное быстродействие при выполнении регистровых о пераций, оп./с До 500000 Потребляемая мощность, Вт Не более 1 Напряжение питания, В +5 ( ± 5% ) Уровни сигналов, В: “лог.0”(активный уровень) Менее 0,5 “лог.1” Более 2,4 Нагрузочная способность по току, мА 3,2 Емкость нагрузки, пФ До 100 Технология изготовления N-МОП Конструкция Плананарный металлокерамический корпус с 42 выводами Система команд микропроцессора К1801ВМ1 Данный процессор содержит 8 регистров общего наз начения (РОН, обозначение в описании команд RN, где N=0..7)один внутренний регис тр состояния процессора PSW в котором задействовано 5 битов, каждый из кото рых имеет свои имена: · C-бит переполнения · T-бит трассировки · V-бит арифметического переполнени я · Z-бит равенства 0 · N-бит отрицательного числа Два реги стра из РОН (R6 и R7) отвечают за следующие функции: · R6 (SP)-Указатель стека · R7 (PC)-Счетчик команд. При опис ании команд, используются следующие обозначения: · “SS” - поле адресации о перанда-источника · “DD” - поле адресации операнда-прием ника · “XXX”- смещение (-128,...,+128; 8 бит) · “N” - число, 3 бита · “NN” - число, 6 бит · “(N)” -содержимое ячейки или регистр а N · “s” - операнд -источник · “d” - операнд -приемник · “r” - содержимое регистра · “<=” - становится равным · “X” - относительный адрес · “%” - определение регистра · “/\” - логическое И · “\/” - логическое ИЛИ · “\\” - исключающее ИЛИ · “|” - НЕ Операц ии над разрядами PSW · “*” - установка/сброс по результату · “-” - состояние разряда не меняется · “0” - сброс · “1” - установка Мето ды адресации МЕТ ОД R Метод мнемоника 1. регистровая R 2. косвенная регист ровая ( R ) или @R 3. автоинкрементна я ( R )+ 4. косв. автоинкреме нтная @( R )+ 5. автодекрементна я -( R ) 6. косв. автодекреме нтная @-( R ) 7. индексная X( R ) 8. косв. индексная @X( R ) Команд ы работы с программами 000000 HALT останов 000001 WAIT пауза - ожидания прерывания 000002 RTI возврат из прерывания ( PC <=(SP)+) 000003 BPT отладочное прерывание (-(SP) <=PSW <=(16) ) 000004 IOT вызов системы ввода вывода ( -(SP) <=PC <= (22) ) 000005 RESET сброс магистрали и процессора 000006 RTT возврат, с запретом прерывания по Т-разряду до исполнения следующей к оманды ( PC<=(SP)+ PSW<=(SP)+ ) 0001DD JMP безусловный переход ( PC <= d ) 00020R RTS возврат из подпрограммы ( PC <= R <=(SP)+ 000240 NOP нет операции 004RDD JSR вызов подпрограммы (-(SP) <= R <= PC <= d ) 0064NN MARK восстановление стека ( -(SP)<=PC +(2 x NN) PC<=R5 <=(SP)+ 077RNN SOB выч. 1 и ветвл., если (R#) не 0 ( R# <= R#-1 PC<=PC=( 2xNN) ) 104000-104277 EMT вызов подпрограммы ПЗУ (-(SP)<= PSW <= (32) -(SP)<= PC <= (30) ) 1064SS MTPS запись PSW ( PSW <= s ) 1064Dd MFPS чтение PSW ( d <= PSW ) Переходы по условию (ветвления) Базовый КОП ± XXX 15 8 7 0 Если услови е выполняется, то (PC) <= (PC) + (2 x NN) 000400 + XXX BR безусловный переход 001000 + XXX BNE нет равенства ( нулю ) Z=0 001400 + XXX BEQ равенство ( нулю ) Z=1 102000 + XXX BVC арифм.переп. отсутствует V=0 102400 + XXX BVS произошло арифм.переп. V=1 103000 + XXX BCC перенос отсутствует C=0 103400 + XXX BCS произошел перенос С=1 Переход по знаку 100000 + XXX BPL знак плюс N=0 100400 + XXX BMI знак минус N=1 002000 + XXX BGE больше или равно (нулю) N\\V=0 002400 + XXX BLT меньше (нуля) N\\V=1 003000 + XXX BGT больше (нуля) Z\/(N\\V)=0 003400 + XXX BLE меньше или равно(нулю) Z\/(N\\V)=1 Переход без знака 101000 + XXX BHI больше C\/Z=0 101400 + XXX BLOS меньше или равно C\/Z=1 103000 + XXX BHIS больше или равно C=0 103400 + XXX BLO меньше C=1 Одно-операторные команды Код операции (КОП) DD 15 6 5 0 Условные об означения: “*”=0 операции над словами 1 операции над байтами N Z C V 0003DD SWAB перестановка байтов * * 0 0 * 050DD CLR(B) очистка (d) <=0 0 1 0 0 * 051DD COM(B) побитная инверсия (d) <= (|d) * * 0 0 * 052DD INC(B) прибавление 1 (d) <=(d)+1 * * *- * 053DD DEC(B) вычитание 1 (d) <=(d)+1 * * *- * 054DD NEG(B) изменение знака (d) <=-(d) * * * * * 055DD ADC(B) прибавить перенос (d)<=(d)+C * * * * * 056DD SBC(B) вычесть перенос (d)<=(d)-C * * * * * 057DD TST(B) проверка (d)<=(d) * * 0 0 * 060DD ROR(B) циклич. сдвиг вправо => C,d * * * * * 061DD ROL(B) циклич. сдвиг влево C,d <= * * * * * 062DD ASR(B) арифм. сдвиг вправо (d)<=(d)/2 * * * * * 063DD ASL(B) арифм. сдвиг влево (d)<=(d)*2 * * * * * 067DD SXT расширить знак N=0 (d)<=0 0 1 0- N=1 (d)<=177777 1 0 0- Двух операторные команды КОП SS DD 15 12 11 6 5 0 N S V C *1SSDD MOV(B) переслать (d)<=(s) * * 0- *2SSDD CMP(B) сравнить (s)-(d) * * * * *3SSDD BIT(B) проверить разряды (s)/\(d) * * 0 - *4SSDD BIC(B) очистить разряды (d)<=(|s)/\(d) * * 0 - *5SSDD BIS(B) установить разряды (d)<=(s)\/(d) * * 0 - 06SSDD ADD сложить (d)<=(s)+(d) * * * * 074RSS XOR исключающее или (s)<= (r )\\(s) * * 0 - 16SSDD SUB вычесть (d)<=(d)-(s) * * * * Операции с разрядами PSW Базовый КОП =240 0/1 N Z V C 15 6 7 4 3 2 1 0 Очистить 000241 CLC C - - - 0 000242 CLV V - - 0 - 000244 CLZ Z - 0 - - 000250 CLN N 0 - - - 000257 CCC N Z V C 0 0 0 0 Установить 000261 SEC C - - - 1 000262 SEV V - - 1 - 000264 SEZ Z - 1 - - 000270 SEN N 1 - - - 000277 SCC N Z V C 1 1 1 1 Список литературы Персональный компьютер БК-0010 (Приложение к журнал у “Информатика и образование” )
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
Если твой муж (жена) дрожит, когда ты его (ее) обнимаешь,
если ты чувствуешь его (ее) губы, горячие словно угли,
если у него (нее) учащено дыхание,
если ты видишь блеск в его (ее) глазах…

Беги прочь: это свиной грипп!
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по информатике и информационным технологиям "Микропроцессор В1801ВМ1 его структура и система команд", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru