Курсовая: Разработка блока динамического ОЗУ с мультиплексором кода адреса - текст курсовой. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Курсовая

Разработка блока динамического ОЗУ с мультиплексором кода адреса

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Курсовая работа
Язык курсовой: Русский
Дата добавления:   
 
Скачать
Архив Zip, 102 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникальной курсовой работы

Узнайте стоимость написания уникальной работы

ХТКЭМ Курсовой прое кт . Тема : Разработка б лока динамического ОЗУ с мультиплексором кода адреса. Выполнил Еро хин В.А. Проверил Калинкина М.В. 2000г. ХИМКИНСКИЙ ТЕ ХНИКУМ КОСМИЧЕСКОГО ЭНЕРГОМАШИНОСТРОЕНИЯ ЗАДАНИЕ ДЛЯ К УРСОВОГО ПРОЕКТИРОВАНИЯ ПО КУРСУ ________________________________ __ __ 3 ________ КУРСА ____ Э -32 97 __ ГРУП ПЫ УЧАЩЕГОСЯ __ Ерохина _________ Владимира Александровича (фамилия , имя и отчество ) тема ЗАДАНИЯ И ИСХОДНЫЕ ДАННЫЕ _ Разработка блок динамиче ского ОЗУ с мультипл ексором кода адреса емкостью 16К байт для 8-разрядных микропроцессорных устройств При выполнении курсового проек та на указанную тему должны быть представ лены : 1 .Пояснительная записка ___________________________________________________ ___________________________________________________________________ 2. Графическая часть проекта ЛИСТ 1 .________________________________________________________________________ 2 ._____________________________________________________ ____________ Дата выдачи ____________________________ Срок окончания ____________ Преподав атель-руководитель курсового проектирования . Введение. ОЗУ выполняют запись , хранение и сч итывание произвольной двоичной информации . Оно является основным уст ройством памяти ц ифровых систем , в котором хранятся программы , определяющие процесс текущей обработки инфо рмации и массив обрабатываемых данных . Соврем енные цифровые системы ОЗУ строятся из сп ециальных микросхем памяти , которые объединяются в соответствую щ ий функциональный блок. Целью курсового проекта является разра ботка блока динамического ОЗУ емкостью 16Кбайт для 8-разрядных микропроцессорных устройств и закрепление полученных в процессе изучения дисциплины ЭВМ системы , комплексы и сети знаний п о динамической памяти. 1.Организация работы блока динамического ОЗУ с мультиплексором кода адреса. Для реалезации усройства необходимы : накопитель информации , состоящий из микросхем памяти (модуль памяти ), и схемы управления. Структурная схема такого блока показан а в приложении 4. Модуль памяти , обозначаемый как DD 1- DD 8 на функционал ьной схеме (приложение 5), построен на микросхем ах К 565РУ 3Г путем соединения их одноиме нных выводов , кроме информационных . Сигналы RAS и CAS формируе т контроллер ОЗУ CLC . , сигнал MWTC с шины управления подан на вход W / R . Для снижения степени рассогласования с ТТЛ управляющими элементами целесообразно подключение всех адресных и управляющих линий ко входам микросхем памяти осуществлять через р езисторы с сопративлением 20-30 Ом. Буфер выходных данных DD 13 реализован на парралельном 8-разрядном регистре КР 580ИР 82. Сигнал управления регистром вырабатывает контрол лер ОЗУ . Сигнал ОЕ управляет выходами : при 0 они открыты для считывания , при 1-пере ходят в третье состояние , сигнал СЕ управляет входами : при 1 они открыты для записи , при 0 блокированы. В блоке ОЗУ буферизованы только ег о выходные линии. Мультиплексор DD9-DD12 выполненный на схемах К 555КП 2 обеспечивает последовательный во времен и ввод адресного кода строк A X A O - A 7 и столбцов A Y A 8 - A 15 в модуль ОЗУ. Адресные сигналы поступают на входы D 0.0, D 1.0 и D 0.1, D 1.1 мультиплексорных микросхем и коммутируются на выхды под управлением сигнала на входе SED 2( A Y / A X ) при наличии на другом управляющем входе SED 1( REF ) уровня 0. Услов ия коммутации сигналов : при A Y / A X =0 к выходам подключаются кана лы D 0.0, D 0.1 и , следо вательно , на адресные входы ОЗУ поступает адрес строк A X ; при A Y / A X =1 к выходам подключаются каналы D1.0, D1.1 и к ОЗУ направляе тся код адреса столбцов A Y . Сигналы управления : REF- признак режима ре генерации и A Y / A X -сигнал мультиплексирования каналов , выр абатывает контроллер. В режиме регенерации REF =1 и мультиплексор коммут ирует на выходы при изменении A Y / A X кана лы D 2.0, D 3.0 и D 2.1, D 3.1. Но так ка к указанные каналы попарно соединены , то н а результат коммутации сигнал A Y / A X влияния не оказывает : при любых его значениях на в ыходы мультиплексора поступают адреса регенераци и A R , вырабатываемые счетчиком контроллера. Эти сигналы адресуют только строки , сигналы адреса столбцов в этом режиме на адресных входах отсутствуют. При отсутствии обращения к ОЗУ , ОЗУ работает только в режиме регенерации . С каждым тактом контроллер формирует сигналы RAS, REF и код адреса очере дной строки , и инициирует работу модуля памяти по цикл у регенерации. Процесс регенерации прекращается при о бращении микропроцессора к ОЗУ , и контроллер обрабатывает требование микропроцессора . В к онце цикла обращения контроллер переводит бло к ОЗУ в режи м регенерации , продолжая этот процесс с адреса , на котором он был прерван. Регенерация , осуществляемая по описанному алгоритму называется “ прозрачной” : она н езаметна для микропроцессора и не снижает скорость обработки программ . Условием для п рименения этого способа является наличие временных интервалов между двумя любыми об ращениями микропроцессора к ОЗУ , достаточных для проведения одного цикла регенерации , т.е . регенерации при обращении к модулю ОЗУ по одному адресу. Например , алгоритмом работы микр оп роцессора К 580ВМ 80 такие интервалы предусмотрены : минимальный цикл между двумя любыми обра щениями к памяти состоит из трех тактовых периодов. При номинальной частоте генератора 18МГц длительность такта равна 0.5 мкс . Если учесть , что на выполнение одного цикла рег енерации микросхем К 565РУ 3Г требуется 370 нс , то очевидна возможность реализации. 2.1.Принцип работы микрос хемы динамических ОЗУ К 565РУ 3Г В микросх емах памяти динамического типа функции ЭП выполняет электрический конденсатор , образован ный внутри МДП структуры . Информация п редставляется в виде заряда : наличие заряда на конденсаторе соответствует логической 1, отсу тствие-логическому 0. Поскольку время сохранения ко нденсатором заряда ограничено , предусматривают пе риодическое восстановлени е (регенерацию ) записанной информации . Кроме того , для них необходима синхронизация , обеспечивающая требуемую последовательность включений и выключений фу нкциональных узлов. Для изготовления микросхем динамического ОЗУ в основном применяют n -МДП технолог ию , которая позволяет повышать быстродейс твие и уровень интеграции микросхем , обеспечи вать малые токи утечки и за этот счет увеличивать время сохранения заряда на з апоминающем конденсаторе. - выход на три состояния ; DI - входные данные ; W / R - запись-считывание ; DO - выходные данные ; A - адрес ; RAS - строб адреса строки ; CAS - строб адреса столбца ; Микросхема К 565РУ 3Г информационной емкостью 16К x 1бит . В ее структурную схему (приложе ние 1) входят выполненные в одном кремниевом кристалле матрица накопителя , содержащая 16384 элем ентов памяти , расположенных на пересечениях 128 строк и 128 столбцов , 128 усилителей считыва ния и регенерации , дешифраторы строк и сто лбцов , устройство управления , устройство ввода-выво да и мультиплексный регистр адреса. Матрица накопителя разделена на две части по 64 x 64 ЭП в каждой . Между ними разме щены усилители , так что каждый столбец сос тоит из двух секций , подключенных к разным плечам усилителя (приложение 2). Элемент памяти собран по одно-транзист орной схеме и включает конденсатор Cij . Транзистор вы полняет функции ключа : при сигнале на адресной шине строки X i =1 он открывается и соединяет конденсатор C ij с j -разрядной шиной . Предварительно в паузах между обращениями к накопителю емкости полушин С ША и С ШБ заряжает источник нап ряжения U O через открытые ключевые транзисторы VT 5 и VT 6. При об ращении к накопителю эти транзисторы закрываются и изолируют полушины A j и B j от источника напряжения U О Запоминающий конденсатор С ij выбранного ЭП подключается через открытый транзистор Vt ij к полушине A j и изменяет ее потенциал . Это изменение незначи тельн o , т к емкос ть запоминающего конденсатора равная 0 1-0 2 пФ много меньше е мкости шины Поэтому для ин дикации малого изменения потенциала шины при считывании информации применен высоко чувств ительный дифференциальный усилитель тригерного т ипа на транзисторах VT 1- VT 4 включ енный в середину РШ Кроме массива ЭП и усилителей матри ца имеет в своей структуре опорные элемен ты (ЭО ) по одному елементу в каждой пол ушине Эти элементы вкаждой п оловине матрицы состовляют опорную строку (ОС ) Опорный элемент построен аналогично за поминающему Его назначение состоит в поддержании опорного напряжения U O c которым усилитель сравнивает по тенциал полушины с выбранным ЭП и реагиру ет на получающуюся при сравнении разность потенциалов положительного и отрицательного знака в зависимости от счи тываемого уровня Эта операция происходит следующем обра зом : если выбрана для обращения строка вер хней полуматрицы X i то с игнал А 6 старшег о разряда кода адреса строки коммутирует в селекторе оп орной строки цепь через ключевой транзистор VT 12 для сигнала F 2 к ОС 2 расположенной в ниж ней полуматрице Таким образом в каждом из 128 столбцов к усилителю с разных сторон подключен ы ЭП и ЭО Поскольку потенциал полушины с ЭП отличается от опорного в проводимости транзисторов разных плеч усилителя-триггера появляется ас имметрия ко торая при включении цепи его пит ания сигналом F 3 вызывает опрогидовани е триггера по преобладающему уровню В итоге на выходах-входах А и В триггера формирую тся полные уровни 1 и 0 Тот из сигналов который отра жает счи тываемую информацию в данном примере сигнал с пле ча А коммутируется на вход устройства вывода че рез ключевые транзис торы VT 7 VT 9 и VT 10 открываемые сигналами А 6 F 4 и Y j Очевидно считан может б ыть только один сигнал с выбр анного дешифратором столбца : Y j =1 У ос тальных столбцов ключи VT 10 закрыты Сигнал F 4 зависит от наличия сигнала CAS : при отсутс твии последнего он не формируется и ключ VT 9 закрыт Сигнал на входе-выходе А триггера-усили теля выполняет также функцию восстановления у ровня заряда запоминающего конденсатора C ij , т.е . функцию регенерации информации . Причем эта операция происходит во всех ЭП выбранной строки одновременно . Таким образом , при каждом обращении к матрице для считывания информации автома тически осуществляется регенерация информации во всех ЭП , принадлежащих выбранной строке. Для адресации 16 К элементов памяти необходим 16-разрядный код , а у ми кросхе мы только восемь адресных входов . С целью уменьшения числа необходимых выводов корпуса в микросхемах динамического ОЗУ код адре са вводят по частям : вначале семь младших разрядов А О -А 7 , сопров ождая их стробирующим сигналом RAS , затем семь старших разр ядов А 8 -А 15 со стробирующим сигналом CAS. Внутри микро схемы коды адреса строк и столбцов фиксируются на адресном регистре , затем дешифруются и осущест вляют выборку адресуемого ЭП. Таблица истинности микросхемы К 565РУ 3Г RAS CAS W/R A DI DO Режим работы 1 1 0 0 0 0 1 0 1 0 0 0 Х Х Х 0 0 1 Х Х А А А А Х Х Х 0 1 Х Z Z Z Z Z D Хранение Хранение Регенерация Запись 0 Запись 1 Считывание Для формирования внутренних сигналов F 1- F 4, управляющих в ключением и выключением в определенной последовательности функциональных узлов микросхемы , в ее структуре предусмотрено устройство уп равления , для которого входными являются сигн алы RAS , CAS , W / R . Устройство ввода-вывода обеспечивает ввод одного бита информации DO в режиме считыван ия и ввод одного бита информации DI с ее фикс ацией с помощью триггера-защелки в режиме записи . Во всех режимах , кроме режима счит ывания выход принимает высокоомное (третье ) со стояние . Наличие у выхода высокоомного состоя ния позволяет объед инять информационные в ход и выход при подключении микросхемы к общей информационной шине. По входам и выходу микросхема К 565РУ 3Г совместима с ТТЛ микросхемами , что означает соответствие их входных и выход ных сигналов ТТЛ уровням. Микросхемы ди намических ОЗУ работа ют в следующих режимах : записи , считывания , считывания-модификация-записи , страничной записи , стран ичного считывания , регенерации. Для обращения к микросхеме для зап иси и считывания информации необходимо подать (приложение 3 а ) код адреса строк А 0 -А 7 одновременно с ним или с некотой (не рекомендуется ) задержкой сигнал RAS , затем с нормированной задер жкой на время удержания адреса строк отно сительно сигнала RAS должен быть подан код адреса столбцов и через время и через время устано вления t ус а CAS -сигнал CAS . К моменту подачи кода адреса столб цов на вход DI подводят записываемый бит информации , который сигналом W / R при наличии CAS =0 фиксируется на входном три ггере-защелке . Сигнал записи W / R может быть подан уровнем или импульсом. В последнем случае он должен иметь длительность не менее опред еленного параметром WR значе ния . Если сигнал записи подан уровнем , то фиксацию DI триггером-защелкой производит отрицательный перепад сигнала CAS (при наличии RAS =0). По окончании записи должна быть выдержана пауза RAS , равная интервалу между сигналами RAS , для восста новления состояния внутренних цепей микросхемы. В аналогичном порядке должны быть поданы адресные и управляющие сигн алы при считывании информации (приложение 3 б ). Си гнал W / R =1 может б ыть подан импульсом или уровнем . Время поя вления выходного сигнала можно отсчитывать от момента поступления сигналов адреса t ва либо сигналов управления , время выборки сигнала RAS t В RAS , время выборки сигнала CAS t В CAS . Более информа тивным является параметр t В CAS , т.к . информацию выводит из микросхемы сигнал CAS при наличии сигнала W / R =1. Из приложения 5 б следует : t В RAS = t В CAS + t УС RAS CAS . Для оценки быстродейс твия микросхе мы памяти в расчет принимают время цикла записи (считывания ) t Ц ЗП , t Ц СЧ . Другие временные параметры необходимы для обе спечения бессбойного функционирования микросхем в составе эл . аппаратуры. Динамические параметры микросхемы К 565РУ 3Г (нс ) t Ц ЗП (СЧ ) 370 t УС CAS RAS 65 CAS ** 80 t Ц СЧ-М-ЗП * 420 t У А RAS 25 В CAS 135 t Ц ЗП (СЧ ) ** 225 t УС CAS A 10 T РЕГ , мс 2 RAS 200 t У А CAS 55 RAS 120 WR 55 CAS 135 t У DI CAS 55 *Время цикла в режиме (считывание-модификация-зап ись ) ** В страничном режим е Для обесп ечения надежного сохранения записанной в нако пителе информации реализуют режим принудительной регенерации . Регенерация информации в каждом ЭП должна осуществляться не реже чем через 2 мс. Время , в течении которого необходимо обратиться к строке для регенерации , определяет параметр “Период регенерации” Т рег . Поскольку обращение к разным строкам происходит с различными по длительности интервалами времени , расчитывать только на ав томатическую регенерацию нельзя. Цикл регенерации сост оит из m обращений к матрице , где m -число строк , путем перебора адрес ов строк с помощью внешнего счетчика цикл ов обращений . Обращение к матрице для реге нерации может быть организовано по любому из режимов : записи , считывания , считывания-модифи кации-записи, а также по специальному реж иму регенерации - сигналом RAS . Режим работы “Считывание-модификация-запись” заключается в считывании информации с посл едующей записью в один и тот же ЭП . Во временных диаграммах сигналов для этого режима совмещены диаграммы для считыва ния (приложение 3 б ) и записи (приложение 3 а ) информации : при неизмененных сигналах RAS и CAS режим считыва ния сменяет режим записи данных по тому же адресу . Модификация режима заключается в смене сигнала считывания на сигнал запис и и в подведении ко входу DI записываемой информации . Время цикла в этом режиме обра щения больше чем в других. При организации принудительной регенераци и является режим регенерации сигналом RAS (приложение 3 в ), при котором осуществляют перебор адресов в сопровождении стробирующего сигнала RAS при CAS =1. В расчет времени регенерации следует принимать время цикла при выбранном режи ме регенерации , умножив его на число строк . На регенерацию информации в ЭП одной строки у микросхемы К 565РУ 3Г в режим е “Считы вание-модификация-запись” необходимо 420 нс , тогда для регенерации ЭП всех 128 строк потребуется 54 мкс , что составит 2.7% рабочего времени микросхемы . В режиме регенерации толь ко сигналом RAS общее время регенерации уменьшается до 47.4 мкс что состави 2. 3% времени функционирования микросхемы. m -число строк t ЗАН -время занятости Страничные режимы записи и считыван ия реализуют обращением к микросхеме по а дресу строки с выборкой ЭП этой строки изменение адреса стлбцов . В этих режимах значительно уменьшается время цикла записи (считывания ) поскольку при неизменных сигналах RAS =0 и кода адреса строки использована часть полного цикла записи (считывания ), относящаяся к адресации столбцов. Микросхема К 565РУ 3Г нуждается в трех источниках питания и следует учитывать требования по порядку включения и выключ ения источников питания : первым включают источник – 5В , а отключают последним . Эт о требование обусловлено тем , что напряжение – 5В подается на подложку (кристалл ) и если его не подключить первым , то воз действием , даже кратковременным , напряжений двух других источников с напряжением 5 и 1 2 В может произойти в кристалле теплово й пробой . Порядок включения двух других на пряжений питания может быть любым. После подачи напряжения питания микрос хема К 565РУ 3Г переходит в нормальный ре жим функционирования через восемь рабочих цик лов. 2.2.Параметры микросхемы К 565РУ 3Г Характеристика микросхемы К 565РУ 3Г Емкость,бит -16К x 1 Время цикла записи считывания - 370нс Напряжение питания - 5В ,12В ,-12В Потребляемая мощность : в режиме хранения - 40 мВт в режиме обращения - 460мВт Тип корпуса - ДИП ;16;7.5 Статические параметры микро схемы К 565РУ 3Г I потребления динамический - 45мА I потреблени я статический - 4Ма U вх низкого уровня мах 0.8 B min – 1 B U вх высокого уровня вах 6В min 2.4 B U вых низкого ур овня мах 0.4 B U вых высокого уровня min 2.4 B I вых низкого уровня мах 4мА I вых высокого уровня мах 2мА Выходной ток утечки мах 10мкА Входной ток утечки мах 10мкА Входная емкость по входам WR / RD , RAS , CAS мах 10пФ по входам A , DI мах 6 пФ Выходная емкость мах 10 пФ Максимальная емкость нагрузки 100 пФ 2.3.Расчет нагрузочной способн ости микросхемы К 565РУ 3Г Характерным для ДБИС ЗУ , из готовляемых по МДП-технологии , является высокое входное омическое сопротивлени е . При оп ределении числа Q ДБИС ЗУ , нагружаемых на ТТЛ-схему , учитывается в основном емкость входов ми кросхемы памяти. С МАХ - максимальная емкость нагрузки ТТЛ-схе мы С I - емкость входа ДБИС ЗУ Т.к . для К 555КП 2 емкость С MAX
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
- Как же вы, отец семерых детей, можете целыми вечерами сидеть в пивной?
- Вы считаете, что семеро детей - это недостаточно уважительная причина?
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, курсовая по радиоэлектронике "Разработка блока динамического ОЗУ с мультиплексором кода адреса", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru