Реферат: Процессоры нового поколения и перспективы их развития - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Процессоры нового поколения и перспективы их развития

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Архив Zip, 108 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

2Содержание Вступление 2 Два кристалла в одном корпусе 3 Pentium как точка отсчета 4 Основная проблема на пути повышения производительности 5 Решение пр инятое в P6 6 Архитектура P6 7 1. Устройство выборки /декодирования 7 2. Устройство диспетчирования /выполнения 8 3. Уст ройство отката 9 4. Интерфейс шины 10 5. Вывод 11 P6 как платформа для построения мощных серверов 12 Системы на основе P6 13 Следующее поколение процессоров 14 Заключение 17 Приложения 18 Литература 22 . - 2 - ш 1.1 2Вступление Все IBM-совместимые персональные компьютеры укомплектованы Intel-совместимыми процессорами . История развит ия мик ропроцессо- ров семейства Intel вкратце такова . Первый универсальный микро- процессор фирмы Intel появился в 1970 г . Он назывался Intel 4004, был четырехразрядным и имел возможность ввода /вывода и обработки четырехбитных слов . Быстродействие его со ставл яло 8000 операций в секунду . Микропроцессор Intel 4004 был рассчитан на применение в программируемых калькуляторах с памятью р азмером в 4 Кбайт. Через три года фирма Intel выпустила п роцессор 8080, который мог выполнять уже 16-битные арифметические о перации , имел 1б-раз- рядную адресную шину и , следовательно , мог адресовать до 64 Кбайт памяти (2 516 0=65536). 1978 год ознаменовался выпуском процессора 8086 с размером слова в 16 бит (два ба йта ), 20-разрядной шиной и мог оперировать уже с 1 Мбайт п амяти (2 520 0=1048576, или 1024 Кбайт ), разделенной на блоки (сегменты ) по 64 Кбайт каждый . Про- цессором 8086 комплектовались компьютеры , совмест имые с IBM PC и IBM PC/XT. Следующим крупным шагом в разработк е новых микропро- цессоров стал появивши йся в 1982 году процессор 8028б . Он обладал 24-разрядной адресной шиной , мог распоряж аться 16 мегабайтами ад- ресного пространства и ставился на ко мпьютеры , совместимые с IBM PC/AT. В октябре 1985 года был выпущен 80386DX с 32- разрядной шиной адреса ( максимальное адресное пространство - 4 Гбайт ), а в июне 1988 года - 80386SX, более дешевый по сравне нию с 80386DX и обладавший 24-разрядной адресной шиной . Зат ем в апреле 1989 года появляется микропроцессор 80486DX, а в мае 1993 - первый вариант процес сора Pentium (оба с 32-разрядной шин ой адреса ). В мае 1995 года в Москве на между народной выставке Комтек -95 фирма Intel представила новый процессор - P6. Одной из важнейших целей , поставленных при разработке P6, было удвоение производительно сти по сравнению с процессором Pen- tium. При этом производство первых версий P6 будет осуществляться по уже отлаженной "Intel" и используемой пр и производстве послед- них версий Pentium полупроводниковой технологии (О ,6 мкм , З,З В ). Использование того же самого процес са производства дает гарантию того , что массовое производство P6 будет налажено без серьезных проблем . Вместе с тем это означает , что удвоение производитель- ности достигается только за счет всес тороннего улучшения микроар- хитектуры проц ессора . При разработке микроархитектуры P6 исполь- зовалась тщательно продуманная и настроен ная комбинация различных архитектурных методов . Часть из них б ыла ранее опробована в про- цессорах "больших " компьютеров , часть предл ожена академическими инстит утами , оставшиеся разработаны и нженерами фирмы "Intel". Эта уникальная комбинация архитектурных особенно стей , которую в "In- tel" определяют словами "динамическое выполнени е ", позволила пер- вым кристаллам P6 превзойти первоначально п ланировавшийся уровен ь производительности. При сравнении с альтернативными "Intel" про цессорами семейс- тва х 86 выясняется , что микроархитектура Р 6 имеет много общего с микроархитектурой процессоров Nx586 фирмы NexGen и K5 фирмы AMD, и , хотя и в меньшей степени , с M1 фирмы "Cyrix". Эта общность - 3 - объясняется тем , что инженеры четырех компаний решали одну и ту же задачу : внедрение элементов RISC-технолог ии при сохранении совместимости с CISC-архитектурой Intel х 86. 2Два кристалла в одном кор пусе Главное преимущество и уникальная осо бенность Р 6 - размещен- ная в одном корпусе с процессором вторичная статическая кэш-па- мять размером 256 кб , соединенная с пр оцессором специально выде- ленной шиной . Такая конструкция должна существенно упростить про- ектирование систем на базе Р 6. Р 6 - п ервый предназначенный для массового производства микропроцессор , содерж ащий два чипа в од- ном корпусе. Кристалл ЦПУ в Р 6 содержит 5,5 м иллионов транзисторов ; крис- талл кэш-памяти второго уровня - 15,5 миллионов . Для сравнения, последняя модель Pentium включала около 3,3 милли она транзисто- ров , а кэш-память второго уровня реали зовывалась с помощью внеш- него набор а кристаллов памяти. Столь большое число транзисторов в кэше объясняется его ста- тической природой . Статическая память в P6 использует шесть тран- зисторов для запоминания одного бита , в то время как динамической памяти было бы достаточно одного тран зистора на бит . Статическая память быстрее , но дороже. Хотя число транзисторов на кристалле с вторичным кэшем втрое больше , чем на кристалле процессора , ф изические размеры кэша меньше : 202 квадратных миллиметра против 306 у процессора . Оба кр исталла вместе заключены в кера мический корпус с 387 контактами ("dual cavity pin-drid array"). Оба кристалла производятся с при- менением одной и той же технологии (0,6 мкм , 4- слойная ме- талл-БиКМОП , 2,9 В ). Предполагаемое максимальное потреб ление энергии : 20 Вт при частоте 133 МГц. Первая причина объединения процессора и вторичного кэша в одном корпусе - облегчение проектирования и производства высокоп- роизводительных систем на базе Р 6. Про изводительность вычисли- тельной системы, построенной на быст ром процессоре , очень сильно зависит от точной настройки микросхем окружения процессора , в частности вторичного кэша . Далеко не все фирмы-производители компьютеров могут позволить себе соответс твующие исследования . В Р 6 втори чный кэш уже настроен на процессор оптимальным образом, что облегчает проектирование материнской платы. Вторая причина объединения - повышение производительности. Кзш второго уровня связан с процессор ом специально выделенной ши- ной шириной 64 бит а и работает на той же тактовой частоте , что и процессор. Первые процессоры Р entium с тактовой ч астотой 60 и 66 МГц обращались к вторичному кэшу по 64-разр ядной шине с той же такто- вой частотой . Однако с ростом тактовой частоты Pentium для проек- тировщиков стало слишком сложно и дор ого поддерживать такую час- тоту на материнской плате . Поэтому ст али применяться делители частоты . Например , у 100 МГц Pentium внешняя ш ина работает на частоте 66 МГц (у 90 МГц Pentium - соответственно 60 МГц ) . Penti- um использует эту шину как для обраще ний к вторичному кэшу , так и - 4 - для обращения к основной памяти и другим устройствам , например к набору чипов PCI. Использование специально выделенной шины для доступа к вто- ричному кэшу улучшает производительность вычислительной системы. Во-первых , при этом достигается полная синхронизация скоростей процессора и шины ; во-вторых , исключается конкуренция с другими операциями ввода-вывода и связанные с этим задерж ки . Шина кэша второго уровня полностью отделена от внешней шины , через которую происходит доступ к памяти и внешним устройствам . 64-битовая внешняя шина может работать со скорос тью , равной половине , одной третьей или одной четвертой от скорос ти пр оцессора , при этом шина вторичного кэша работает независимо на полной скорости. Объединение процессора и вторичного к эша в одном корпусе и их связь через выделенную шину являе тся шагом по направлению к методам повышения производительности , испо льзуемым в наиболее мощных RISC-процессорах . Так , в процессоре Alpha 21164 фирмы "Di- gital" кэш второго уровня размером 96 кб р азмещен в ядре процес- сора , как и первичный кэш . Это обе спечивает очень высокую произ- водительность кэша за счет увеличени я числа транзисторов на крис- талле до 9,3 миллиона . Производительность Alpha 21164 составляет 330 SPECint92 при тактовой частоте 300 МГц . Производи тельность Р 6 ниже (по оценкам "Intel" - 200 SPECint92 при тактовой ча стоте 133 МГц ), однако Р 6 обеспечивае т лучшее соотношение стоимость /произ- водительность для своего потенциального р ынка. При оценке соотношения стоимость /прои зводительность следует учитывать , что , хотя Р 6 может оказаться дороже своих конкурентов, большая часть других процессоров должна быть окружена дополни- тельным набором чипов памяти и контро ллером кэша . Кроме того , для достижения сравнимой производительности рабо ты с кэшом , другие процессоры должны будут использовать кэш большего , чем 256 кб размера. "Intel", как пра вило , предлагает многочи сленные вариации своих процессоров . Это делается с цель ю удовлетворить разнообраз- ным требованиям проектировщиков систем и оставить меньше прост- ранства для моделей конкурентов . Поэтому можно предположить , что вскоре после начала выпуска Р 6 п оявятся как модификации с увели- ченным объемом вторичной кэш-памяти , так и более дешевые модифи- кации с внешним расположением вторичного кэша , но при сохраненной выделенной шине между вторичным кэшом и процессором. 2Pentium как точка отсчета Процессор Pentium со своей конвейерной и суперскалярной ар- хитектурой достиг впечатляющего уровня пр оизводительности. Pentium содержит два 5-стадийных конвейера , к оторые могут работать параллельно и выполнять д ве целочисленные команды за ма- шинный такт . При этом параллельно мож ет выполняться только пара команд , следующих в программе друг за другом и удовлетворяющих определенным правилам , например , отсутствие регистровых зависи- мостей типа "запись после чтения ". В P6 для увеличения пропускной способно сти осуществлен пере- ход к одному 12-стадийному конвейеру . У величение числа стадий - 5 - приводит к уменьшению выполняемой на каждой стадии работы и , как следствие, к уменьшению времени нахо ждения команды на каждой ста- дии на 33 процента по сравнению с Pentium. Это означает , что ис- пользование при производстве P6 той же технологии , что и при про- изводстве 100 МГц Pentium, приведет к получению P6 с тактовой ча стотой 133 МГц. Возможности суперскалярной архитектуры Pentium, с ее способ- ностью к выполнению двух команд за такт , было бы трудно превзойти без совершенно нового подхода . Примененны й в P6 новый подход уст- раняет жесткую зависимость между традицио н ными фазами "выборки " и "выполнения ", когда последовательность прохо ждения команд через эти две фазы соответствует последовательн ости команд в программе. Новый подход связан с использованием так называемого пула команд и с новыми эффективными методами предвидения будущего поведения программы . При этом традиционная фаза "выполнение " заменяется на две : "диспетчирование /выполнение " и "откат ". В результате команды могут начинать выполняться в произвольном порядке , но завершают свое выполнение всегда в соответст вии с их исходным порядком в программе . Ядро P6 реализовано как три независимых устройства, взаимодействующих через пул команд (рис . 1). 2Основная проблема на пути повышени я 2производительности Р ешение об организации P6 как тр ех независимых и взаимодейс- твующих через пул команд устройств бы ло принято после тщательного анализа факторов , ограничивающих производител ьность современных микропроцессоров . Фундаментальный факт , справе дливый для Pentiu m и многих других процессоров , состоит в том , что при выполнении реальных программ мощность процессора не используется в полной мере . Рассмотрим в качестве примера сл едующий фрагмент программы, записанный на некотором условном языке : r1 <- mem[r0] /* Команда 1 */ r2 <- r1 + r2 /* Команда 2 */ r5 <- r5 + 1 /* Команда 3 */ r6 <- r6 - r3 /* Команда 4 */ Предположим , что при выполнении первой команды фрагмента - загрузки из памяти в рег истр r1 - оказалось , что содержимое соот- ветствующей ячейки памяти отсутствует в кэше . При традиционном подходе процессор перейдет к выполнению команды 2 только после того , как данные из ячейки mem[r0] основной памяти будут прочита- ны через интерфе йс шины . Все в ремя ожидания процессор будет прос- таивать. В то время как скорость процессор ов за последние 10 лет вы- росла по меньшей мере в 10 раз , врем я доступа к основной памяти уменьшилось только на 60 процентов . Это увеличивающееся отстава- ние скорости работы с памятью по отношению к скорости процессора и было той фундаментальной проблемой , которую пришлось решать при проектировании P6. Один из возможных подходов к реше нию этой проблемы - перенос - 6 - ее центра тяжести на разработку высок опроизводительных компонен- тов , окружающих процессор . Однако массовый выпуск систем , включа- ющих и высокопроизводительный процессор , и высокоскоростные спе- циализированные микросхемы окружения , был бы слишком дор огостоя- щим. Можно было попытаться решить проблему с использованием гру- бой силы , а именно увеличить размер кэша второго уровня , чтобы уменьшить процент случаев отсутствия нео бходимых данных в кэше. Это решение эффективное , но тоже чрез вычайн о дорогостоящее , осо- бенно учитывая сегодняшние скоростные тр ебования к компонентам кэша второго уровня . P6 проектировался с точки зрения эффективной реализации целостной вычислительной системы , и требовалось , чтобы высокая производительность системы в целом достигалась с исполь- зованием дешевой подсистемы памяти. 2Решение , принятое в P6 Решение сформулированной в предыдущем разделе проблемы памя- ти , принятое в P6, заключается в обращен ии к пулу команд , извле- чении из н его команд , следующих за командой , требующей обращения к памяти , и выполнения до момента завершения команды-тормоза мак- симума полезной работы . В приведенном в предыдущем разделе приме- ре процессор не может выполнить коман ду 2 до завершения команды 1, так как команда 2 зависит от результатов команды 1. В то же время процессор может выполнить команды 3 и 4, не зависящие от результата выполнения команды 1. Мы будем называть такое выполне- ние команд опережающим выполнением . Резул ьтаты опережающего вы- полнения команд 3 и 4 не могут быть сразу записаны в регистры, поскольку мы должны изменять состояние вычислительной системы только в соответствии с правильным по рядком выполнения программы. Эти результаты хранятся в пуле команд и извлекаются оттуда позд- нее . Таким образом , процессор выполняет команды в соответствии с их готовностью к выполнению , вне завис имости от их первоначально- го порядка в программе , то есть с точки зрения реального порядка выполнения команд P6 является машиной , упра вляемой потоком дан- ных . В то же время изменение сост ояния вычислительной системы, например запись в регистры , производится в строгом соответствии с истинным порядком команд в программе. Чтение из памяти данных , необходимых для команды 1, може т занимать достаточно много тактов . Тем временем P6 продолжает опе- режающее выполнение команд , следующих за командой 1, и успевает обработать , как правило , 20-30 команд . Среди этих 20-30 команд будет в среднем пять команд перехода , которые устройств о выбор- ки /декодирования должно правильно предска зать для того , чтобы ра- бота устройства диспетчирования /выполнения не оказалась бесполез- ной . Небольшое количество регистров в архитектуре процессоров "Intel" приводит к интенсивному использованию ка ждого из них и, как следствие , к возникновению множества мнимых зависимостей меж- ду командами , использующими один и тот же регистр . Поэтому , чтобы исключить задержку в выполнении команд из-за мнимых зависимостей, устройство диспетчирования /выполнения ра ботает с дублями регист- ров , находящимися в пуле команд (одном у регистру может соответс- - 7 - твовать несколько дублей ). Реальный набор регистров контролирует- ся устройством отката , и результаты в ыполнения команд отра жаются на состоянии вычислительной системы тольк о после того , как выпол- ненная команда удаляется из пула кома нд в соответствии с истинным порядком команд в программе. Таким образом , принятая в P6 технология динамического выпол- нения может быть описа на как оптимальное выполнение программы , основанное на предсказании будущих перехо дов , анализе графа пото- ков данных с целью выбора наилучшего порядка исполнения команд и на опережающем выполнении команд в вы бранном оптимальном порядке. 2Архитектура P6 На рисунке 2 приведена более подробная блок-схема P6, вклю- чающая кэши и интерфейс с основной памятью. Далее мы будем понимать под "упоря доченным " устройство , ко- торое работает в соответствии с исход ным порядком команд в прог- рамме , а под "беспорядочным " - устройство , которое не обращает внимания на исходный порядок команд в программе. Устройство выборки /декодирования являетс я "упорядоченным " устройством , которое воспринимает на вход е поток команд из прог- раммы пользователя и декодирует их , п ревращая в последователь- ность микрокоманд , соответствующих потоку данных в программе пользователя. Устройство диспетчирования /выполнения явл яется "беспорядоч- ным " устройством , которое восприним ает поток данных и планирует выполнение микрокоманд с учетом зависимос тей по данным и доступ- ности ресурсов , а также временно сохра няет результаты опережающе- го выполнения в пуле команд. Устройство отката - "упорядоченное " устройст во , которое зна- ет , как и когда завершить выполнение команды , то есть перевести временные результаты опережающего выполнения в постоянное состоя- ние вычислительной системы. Интерфейс шины является "частично упо рядоченным " устройс- твом , отвечающим за связь трех в ышеупомянутых устройств с внешним миром . Интерфейс шины взаимодействует не посредственно с кэшем 2-го уровня и поддерживает до 4 паралл ельных обращений к кэшу. Интерфейс шины также управляет обменом данными с основной па- мятью , который происхо дит с исполь зованием протокола MESI [1]. 2Устройство выборки /декодирования Структура этого устройства приведена на рисунке 3. Команды из кэша команд могут быть быстро выбраны для после- дующей обработки . Указатель на следующу ю команду - это индекс кэ- ша команд , содержимое которого определяет ся буфером переходов, состоянием процессора и сообщениями о неправильном предсказании перехода , поступающими из устройства выпо лнения целых команд . Бу- фер переходов с 512 входами исп ользу ет расширение алгоритма Йе (Yeh), которое обеспечивает более чем 90-проц ентную точность предсказания переходов. Предположим , что ничего исключительного не происходит и что - 8 - буфер переходов в своих пр едсказа ниях оказался прав (в P6 предус- мотрены эффективные действия в случае неправильного предсказания перехода ). Кэш команд выбирает строку кэша , с оответствующую индексу в указателе на следующую команду , и сле дующую за ней строку , после чего пе редает 16 выровненных байтов декодеру . Две строки считыва- ются из-за того , что команды в арх итектуре Intel выровнены по границе байта , и поэтому может происхо дить передача управления на середину или конец строки кэша . Выполн ение этой ступени конвейера занимает три такта , включая время , нео бходимое для вращения пред- выбранных байтов и их подачи на д екодеры команд . Начало и конец команд помечаются. Три параллельных декодера принимают п оток отмеченных байтов и обрабатывают их , отыскивая и деко дируя содержащиеся в потоке команды . Декодер преобразует команды архи тектуры Intel в микроко- манды-триады (два операнда , один результат ). Большинство команд архитектуры Intel преобразуются в одну микрок оманду , некоторые требуют четырех микрокоманд , а сложн ые команды требуют обращения к микрокоду , представляющему из себя набор заранее составленных последовательностей микрокоманд . Некоторые ко манды , так называе- мые байт-префиксы , модифицируют следующую за ними команду , что также усложняет работу декодера . Мик рокоманды ставятся в очередь, посылаются в таблицу псевдонимов регистро в , где ссылки на логи- ческие регистры преобразуются в ссылки на физические регистры P6, после чего каждая из микрокоманд вмес те с дополнительной информа- цией о ее сост оянии (статусе ) п осылается в пул команд . Пул команд реализован в виде массива контекстно-адре суемой памяти , называе- мого также буфером переупорядочивания. В этой точке заканчивается "упорядочен ная " часть конвейера. 2Устройство диспет чирования /выполне ния Устройство диспетчирования выбирает микро команды из пула ко- манд в зависимости от их статуса . Под статусом мы будем понимать информацию о доступности операндов микрок оманды и наличии необхо- димых для ее выполнения вычислительн ых ресурсов . Если статус мик- рокоманды показывает , что ее операнды уже вычислены и доступны , а необходимое для ее выполнения вычислител ьное устройство (ресурс ) также доступно , то устройство диспетчиров ания выбирает микроко- манду из пула команд и нап рав ляет ее на устройство для выполне- ния . Результаты выполнения микрокоманды в озвращаются в пул. Взаимодействие с вычислительными ресурсам и происходит через пятипортовую распределительную станцию . Струк тура устройства дис- петчирования /выполнения по казана на рисунке 4. P6 может запускать на выполнение до 5 микрокоманд за такт, по одной на каждый порт . Средняя длительно поддерживаемая про- пускная способность - 3 микрокоманды за такт . Процесс планирова- ния выполнения микрокоманд являетс я принципиально "беспорядоч- ным ": момент направления микрокоманд на вычислительные ресурсы определяется только потоками данных и доступностью ресурсов , без какой бы то ни было связи с п ервоначальным порядком команд в программе. - 9 - Алгоритм , отвечающий за планирование в ыполнения микрокоманд, является крайне важным для производительн ости процессора в целом. Если в каждом такте для каждого р есурса готова к выполнению толь- ко одна микрокоманда , то проблемы в ыбора не возникает . Но если готовых к выполнению на данном ресурс е микрокоманд несколько , то какую из них выбрать ? Можно доверить выбор случаю . Можно приме- нить алгоритм "первый пришел - первый о бслужен ". Идеальным был бы выбор микрокоманды , выполнени е которо й привело бы к максимальному сокращению графа потоков данных выполняе мой программы . Однако поскольку нет возможности определить так ую микрокоманду в ходе выполнения программы , используется алгоритм планирования , имити- рующий модель "перв ый пришел - пер вый обслужен ", предпочитая смежное выполнение смежных микрокоманд. Поскольку система команд Intel содержит мн ожество команд пе- рехода , многие микрокоманды также являютс я переходами . Алгоритм, реализованный в буфере переходов , позво ляет в большинстве случаев правильно предсказать , состоится или не состоится переход , но иногда он все же будет ошибаться . Рассмотрим для примера случай, когда буфер переходов предсказывает перех од назад в конце цикла : до тех пор , пока условие выход а из цикла не выполняется , переход будет предсказываться верно , однако когда это условие станет ис- тинным , предсказание будет ошибочным. Для исправления случаев неверного пре дсказания перехода при- менен следующий подход . Микрокомандам пер ехода еще в упорядочен- ной части конвейера ставятся в соотве тствие адрес следующей ко- манды и предполагаемый адрес перехода . После вычисления перехода реальная ситуация сравнивается с предсказ анной . Если они совпада- ют , то проделанная , исходя из предполо жен ия об исходе перехода, работа оказывается полезной , так как с оответствует реальному ходу программы , а микрокоманда перехода удаляе тся из пула команд. Если же допущена ошибка (переход б ыл предсказан , но не прои- зошел , или было предсказано отсутствие п ерехода , а в действитель- ности он состоялся ), то устройство вып олнения переходов изменяет статус всех микрокоманд , засланных в п ул команд после команды пе- рехода , чтобы убрать их из пула ко манд . Правильный адрес перехода направляется в буфер переходов , кото рый перезапускает весь конве- йер с нового адреса. 2Устройство отката Структура устройства отката изображена на рисунке 5. Устройство отката также проверяет ста тус микрокоманд в пуле команд : оно ищет микрокоманды , которы е уже выполнены и могут быть удалены из пула . Именно при удалении микрокоманды результаты ее выполнения , хранящиеся в пуле команд , реально изменяют состояние вычислительной системы , например , происходит запись в регистры. Устройство отката должн о не толь ко обнаруживать завершившиеся микрокоманды , но и удалять их из п ула команд таким образом , чтобы изменение состояния вычислительной системы соответствовало перво- начальному порядку команд в программе . При этом оно должно учиты- вать и правильн о обрабатывать пре рывания , исключительные ситуа- ции , неправильно предсказанные переходы и другие экстремальные - 10 - случаи. Процесс отката занимает два такта . В первом такте устройство отката считывает пул коман д и отыскивает готовые к откату микро- команды ; затем оно определяет , какие и з этих микрокоманд могут быть удалены из пула в соответствии с исходным порядком команд в программе . Во втором такте результаты отката записываются в пул команд и в регистр овый файл о тката . Устройство отката может обра- ботать три микрокоманды за такт. 2Интерфейс шины Структура интерфейса шины изображена на рисунке 6. Есть два типа обращений к памяти : чтение из памяти в регистр и запись из регистра в память. При чтении из памяти должны быть заданы адрес памяти , размер блока считываемых данных и регистр-назнач ение . Команда чтения ко- дируется одной микрокомандой. При записи надо задать адрес памя ти , размер блока записывае- мых да нных и сами данные . Поэт ому команда записи кодируется двумя микрокомандами : первая генерирует адрес , в торая готовит данные. Эти микрокоманды планируются независимо и могут выполняться па- раллельно ; они могут переупорядочиваться в буфере записи. З апись в память никогда не выполняется опережающим образом, так как нет эффективного способа орга низации отката в случае не- верного предсказания . Разные команды запи си никогда не переупоря- дочиваются друг относительно друга . Буфер записи инициирует за- пись , только когда сформированы и адр ес , и данные , и нет ожидаю- щих выполнения более ранних команд за писи. При изучении вопроса о возможности и целесообразности переу- порядочения доступа к памяти инженеры "Intel" пришли к следующим выводам. Команда записи не должна обго нять идущую впереди команду за- писи , так как это может лишь незна чительно увеличить производи- тельность. Можно запретить командам записи обгон ять команды чтения из памяти , так как это приведет лишь к незначительной потере произ- водительности. Запрет командам чтения обгонять друг ие команды чтения или команды записи может повлечь существенные потери в производитель- ности. Поэтому была реализована архитектура подсистемы памяти , поз- воляющая командам чте ния опережать команды записи и другие коман- ды чтения . Буфер упорядочения памяти служит в качестве распреде- лительной станции и буфера переупорядочив ания . В нем хранятся от- ложенные команды чтения и записи , и он осуществляет их повторное диспетчирован ие , когда блокирующее ус ловие (зависимость по данным или недоступность ресурсов ) исчезает. - 11 - 2Вывод Таким образом , реализованная в P6 комбин ация таких архитек- турных методов, как улучшенное пред сказание переходов (почти всегда правильно определяется предстоящая последовательность ко- манд ), анализ потоков данных (определяется оптимальный порядок выполнения команд ) и опережающее выполнен ие (предвиденная после- дователь ность команд выполняется без простоев в оптимальном по- рядке ), позволила удвоить производительность по отношению к Pen- tium при использовании той же самой те хнологии производства . Эта комбинация методов называется динамическим выполнением. В нас тоящее время "Intel" ведет раз работку новой 0,35 мкм технологии производства , что даст возможн ость выпускать процессо- ры P6 с тактовой частотой ядра свыше 200 МГц. . - 12 - 2Р 6 как платформа для построения мощны х серверов Среди наиболее значимых тенденций раз вития компьютеров в последние годы можно выделить как все возрастающее использование систем на основе процессоров семейства х 86 в качестве серверов приложений , так и растущую роль "Intel" как п оставщика непроцес- сорных технологий , таких как шины , сет евые технологии , сжатие ви- деоизображений , флэш-память и средства сис темного администрирова- ния. Выпуск процессора Р 6 продолжает провод имую "Intel" политику переноса возможностей , которыми р анее обладали лишь более дорогие компьютеры , на массовый рынок . Для вну тренних регистров Р 6 пре- дусмотрен контроль по четности , а сое диняющая ядро процессора и кэш второго уровня 64-битовая шина осна щена средствами обнаруже- ния и исправления ошибок. Встроенные в Р 6 новые возможности диаг- ностики позволяют производителям проектирова ть более надежные системы . В Р 6 предусмотрена возможность получения через контакты процессора или с помощью программного обеспечения информации о более чем 100 пер еменных процессора или происходящих в нем собы- тиях , таких как отсутствие данных в кэше , содержимое регистров, появление самомодифицирующего кода и так далее . Операционная сис- тема и другие программы могут считыва ть эту информацию для опре- деления с остояния процессора . В Р 6 также реализована улучшенная поддержка контрольных точек , то есть обеспечивается возможность отката компьютера в зафиксированное ранее состояние в случае воз- никновения ошибки. Р 6 поддерживает те же возможности по конт ролю при помощи функциональной избыточности (FRC), что и Pentium. Эт о означает, что в P6 предусмотрена возможность построен ия систем с параллель- ным выполнением одних и тех же оп ераций двумя процессорами с вза- имным контролем результатов и сообщением об ошибке в случае рас- хождения . При этом , к сожалению , P6 по-пр ежнему не сообщает о причине ошибки. В модели Р 54С процессора Pentium "Intel" предл ожила простой и недорогой способ организации двухпроцес сорной работы : ведущий и ведомый процессо ры используют общий кэш и невидимо для приложений разделяют программу на потоки . Однако использовать такую органи- зацию работы могут лишь многопоточные операционные системы. Р 6 переводит организацию многопроцессорной работы на новый уровень , соот ветствующий определенной "Intel" мультипроцессорной спецификации MPS 1.1. Одним из наиболее сложных аспектов симмет- ричной многопроцессорной работы является поддержание кэш-соот- ветствия для всех подсоединенных к от дельным процессорам кэшей. Р 6 по ддерживает кэш-соответствие для вторичного кэша на внутрен- нем уровне , а внешняя шина P6 выступает как симметричная мультип- роцессорная шина. Раньше проектировщики мультипроцессорных систем должны были создавать собственные шины для связи процессо ров , либо приобре- тать лицензию на уже существующие ре шения , например Corollary C-bus II. Теперь средства , реализованные "Intel" в Р 6, позволяют объединить четыре процессора в мультипроц ессорную систему . Четыре - это предел , обуславливаемый принятой в Р 6 логикой арбитража. - 13 - Еще одна проблема для производителей многопроцессорных сис- тем на базе Р 6 состоит в том , что для эффективной работы таких систем к каждому процессору подключается выделенный кэш , р азмер которого должен быть больше , чем 256 кб - размер кэша в корпусе Р 6. Таким образом , проектировщики высокопро изводительных серверов будут вынуждены использовать внешние кон троллеры кэша и дополни- тельные микросхемы статической памяти. Эта проб лема будет разрешена , если "Intel" увеличит размер кэша второго уровня в корпусе Р 6, ч то достижимо либо за счет уве- личения размера кристалла , либо за сч ет перехода к более миниа- тюрной технологии производства . Сегодня п роизводители , которые хотят строить системы с более ч ем четырьмя процессорами , должны объединять две или более четырехпроцессор ных системы с помощью высокоскоростного последовательного соединения память-память . Ре- ализации таких соединений для PCI ожидаются в этом году. 2Системы на основе Р 6 Можно предположить , что компьютеры на базе P6 первоначально будут напоминать сегодняшние наиболее мо щные Pentium-компьютеры : по меньшей мере 1 Гб жесткий диск , 32 Мб оперативной памяти , мощ- ные графические контроллеры . Появятся первые многопроцессорные серверы на Р 6. Улучшенная диагностика и средства обр аботки ошибок в Р 6 поз- воляют проектировать на базе Р 6 надежн ые серверы уровня предприя- тия . Улучшенная поддержка симметричной мн огопроцессорной раб оты в сочетании с поддерживающими такую работу версиями OS/2 и NetWare приведет к построению на Р 6 еще бо лее мощных серверов. "Intel" предполагает , что первыми Р 6-система ми будут серве- ры , однако настольные компьютеры на P6 п оявятся почти одновреме н- но с ними . Цена первых настольных Р 6-компьютеров будет начинаться с 4000 долларов и расти с ростом мощн ости конфигурации . С учетом размера корпуса Р 6, его потребления эн ергии и рассеиваемого тепла (требуется активное охлаждение ), не след ует ожидать бы строго по- явления портативных компьютеров на Р 6. Как обычно , первыми пользователями нас тольных компьютеров на процессоре нового поколения будут разрабо тчики программного обес- печения и пользователи из таких облас тей , как САПР , настольные издатель ские системы , научное моделир ование и визуализация его результатов , статистика , одним словом , те области , которым всегда недоставало и будет недоставать существую щих скоростей. Что касается серверов , то первыми кандидатами на переход к Р 6 являютс я серверы приложений , ос уществляющие такие работы , как рассылку сообщений , доступ к базам да нных и хранилищам докумен- тов . Системные серверы и серверы печат и не привязаны к конкретно- му типу процессоров и поэтому не испытывают таких потребностей в ув еличении мощности. Вполне вероятно , что первыми покупате лями Р 6- систем будут сравнительно небольшие организации , где н а эти системы будет воз- ложено выполнение самостоятельно разработанн ых критичных для дея- тельности организации приложений . Боль шие предприятия будут при- обретать такие системы несколько позднее , после тщательной оценки - 14 - и подготовки . Дело в том , что боль шие организации эксплуатируют значительно большее число разработанных н а заказ программ и стан- дартного программного обеспечения , и треб уется провести проверку на его совместимость с новыми система ми. Типичная Р 6-система будет включать процессор Р 6 с тактовой частотой 133 МГц , внешнюю шину , работающую на половине , одной третьей и ли одной четверти от этой частоты , набор чипов Intel Р 6/PCI по имени Orion, поддерживающий версию 2.1 32-битовой шины PCI с частотой 33 МГц , но не поддерживающ ий 64-битовые расширения PCI. Вследствие наличия встроенного кэша в торого уровня , в бо ль- шинстве Р 6-систем будет отсутствовать внешний кэш и контроллер кэша . Для построения основной памяти б удут использоваться обычные 60-наносекундные DRAM или , в некоторых случая х , поддерживаемые в наборе чипов Intel Triton для Pentium более скоростные EDO DRAM. Стандартной будет конфигурация с 16 Мб оперативной памяти при все возрастающем числе систем с 32 Мб. Первоначально Р 6-системы будут включат ь как шину PCI, так и шины EISA/ISA. Однако по мере роста поддержк и PCI необходимость в EISA и ISA будет уменьшаться . Особенно в ажным для этого является появление предусмотренных в PCI 2.1 мостов PCI-PCI. Г лавной проб- лемой при использовании PCI сегодня являетс я ограничения на сте- пень ее нагрузки . Мосты между шинами позволяют работать с большим чис лом устройств в пределах одно го логического адресного прост- ранства. Включение в систему нескольких шин PCI, соединенных мостами, позволит как избежать использования други х шин , так и подключать помимо памяти и графики высокоскоростные сетевые инт ерфейсы (нап- ример , 100 Мбит /сек Ethernet, FDDI и ATM) и высокоскорос тной пос- ледовательный ввод-вывод. Емкость памяти на жестком диске б удет по меньшей мере 730 Мб с использованием интерфейса IDE или SCSI. Больш ая часть систем будет включать 2-с коростные или бо лее быстрые CDROM. Графика бу- дет обеспечивать разрешение 1024 на 768 пиксело в и управляться картами-акселераторами с 2-4 Мб памяти. Более необычные конфигурации могут в ключать слоты PCMCIA, 4-скоростные CD-ROM, поддержку 40 М б /сек Ultra SCSI, встроенные 10-100 Мбит /сек сетевые порты и встроенн ые возможности мультиме- диа , реализованные с помощью цифровых сигнальных процессоров или специальных чипов для обработки звука , ввода /вывода видеоизобра- жений , компрессии /декомпрес сии . Некото рые производители , возмож- но , прибегнут к использованию новых т ипов памяти , 128-битовых графических акселераторов , 64-битовых расширени й шины и других новшеств , допускаемых спецификацией PCI. 2Следующее поколение проце ссоров Технология Р 6 является логическим разв итием технологии Pen- tium. Ожидается что в процессоре Р 7 буде т реализована существенно отличная от Р 6 технология , обеспечивающая прорыв в производите ль- ности при сохранении совместимости с семейством x86. В прошлом году "Intel" и "Hewlett-Packard" договорились о - 15 - совместной разработке нового микропроцессора , появление которого планируется на 1997 или 1998 год . О в нутреннем устройстве нового микропроцессора пока известно лишь то , что он будет использовать RISC-технологию и обеспечивать выполнение всего существующего для процессоров Intel х 86 и Hewlett-Packard PA-RISC программного обеспечения . Кроме п оддержки существу ющих наборов команд этих се- мейств , по всей видимости , в Р 7 буд ет введена собственная система команд. Согласно преобладающей точке зрения , "Intel" и "Hewlett-Pac- kard" ведут эксперименты с технологией VLIW ("very long instruc- tion word" - очень длинное командное слово ). Можно сказать , что VLIW в определенном смысле прямо противопо ложна технологии , ис- пользуемой в Р 6. В Р 6 изощренно пос троенный декодер транслирует сложные команды х 86 в более короткие и простые RISC-микрокоман ды. VLIW-процессор основывается на компиляторе нового типа , который, наоборот , упаковывает несколько простых о пераций в одну "очень длинную " команду . Каждая "очень длинная " команда содержит незави- симые друг от друга операции , которые выполняются пара ллельно. Иными словами , во VLIW-процессоре ответст венность за плани- рование выполнения команд переносится с аппаратуры на программное обеспечение . Планирование осуществляет компил ятор , и получающийся в результате компиляции код прикладной программы содержит всю ин- формацию о порядке выполнения команд. Однако пока VLIW-технология весьма несове ршенна . Во-первых, не разработаны эффективные методы проекти рования VLIW-компилято- ров . Во-вторых , вполне вероятно , что пр ограммное обеспечение, раз работанное для VLIW-процессора , придет ся перекомпилировать при появлении процессора нового поколения. По этим причинам , а также учитывая и другие обстоятельства, многие обозреватели сомневаются в том , что Intel и Hewlett-Pac- kard смогут выпустить жизнеспособный с точки зрения конкуренции на рынке VLIW-процессор . Рынок процессоров х 86 слишком важен для Intel, и вряд ли Intel может полностью полож иться на неопробован- ную технологию . Поэтому вполне вероятно , что Intel работает над параллельным п роектом Р 7, основанным на более традиционной техно- логии , чтобы застраховаться на случай неудачи VLIW-проекта. Дело в том что возможности усовер шенствования архитектуры х 86 не исчерпаны . Естественное направление ее развития включает усиление суп ерскалярности до шести одновременно выполняемых ко- манд , увеличение размера первичных кэшей , размещение вторичного кэша на кристалле процессора , большее число исполнительных уст- ройств , увеличение размера буферов и поддержка более длинных це- поче к выполняемых с опережением к оманд. Конкуренты "Intel" также не собираются сид еть сложа руки. "NexGen" планирует выпуск процессора Nx686 в конце 1995 года и утверждает , что его производительность бу дет в 2-4 раза превосхо- дить производительност ь Nx586. "Cyrix" также раб отает над процес- сором-преемником М 1, но подробностей пока не сообщает. Наиболее подробно сообщает о своих планах AMD. Следующий за К 5 процессор К 6 появится в 1996 году , а его массовое производство начнется в 1997 году . К 6 будет изгота вливаться по технологии 0,35 мкм и будет содержать около 6,5 миллионо в транзисторов . Предпола- - 16 - гаемая производитель К 6 - 300 SPECint92. В 1997 году AMD планиру- ет выпуск процессора К 7, с началом его мас сового производства в 1998 году . К 7 будет изготавливаться по т ехнологии 0,18 мкм ; число транзисторов - 10-15 миллионов . Предполагается , что при тактовой частоте 400 МГц он достигнет производительн ости 700 SPECint92. Наконец , в 2001 году AMD планирует в ыпус к процессора K8, содержа- щего 20 миллионов транзисторов и обеспечива ющего производитель- ность 1000 SPECint92 на тактовой частоте 600 МГц. Возможно и появление новых конкуренто в . Процессоры 386 и 486 производят IBM Microelectronics, "Tex as Instruments", SGS-Thomp- son и ряд азиатских фирм . Однако до сих пор никто из них не пы- тался выйти на передовые позиции и не брался за разработку совре- менного процессора семейства х 86, который мог бы конкурировать с новейшими процессорами "Intel" , AMD, "Cyrix" и NexGen. . - 17 - 2Заключение Процессоры Р 6 фирмы Intel выбраны в кач естве элементной базы для первого в мире компьютера произво дительностью свыше триллиона операций в секунду . Уникальная машин а предназначена главным обра- зом для расчетов по ядерной тематике Министерства энергетики США. Министерство остановило свой выбор на Intel Corporation, по- ручив ей изготовление нового компьютера , производительность кото- рого в дес ять раз превысит ан алогичную характеристику самых быст- рых современных суперкомпьютеров . Новая в ычислительная система будет установлена в Sandia National Laboratories - многоцелевой лаборатории Министерства энергетики США в городе Альбукерк (штат Нь ю-Мексико ). В составе машины Intel/Sandia б удет работать свыше 9000 микропроцессоров компании Intel следующего по коления , полу- чивших кодовое название Р 6. Замечательно , что машина Intel/Sandia строится из тех же компьютерных "строительных кирпи чиков ", которые Intel представля- ет производителям компьютерной техники д ля использования в круп- номасштабных параллельных системах , высокопро изводительных серве- рах , рабочих станциях и настольных ком пьютерах. Новая система будет иметь пиковую производительность 1.8 триллионов операций в секунду и в десять раз повысит быстродейс- твие при работе с важными прикладными программами Министерства энергетики . Машина оснащается системной п амятью в 262 Гбайт и бу- дет сдана в эксплуатацию к концу 1 996 года. Недавно фирма Intel объявила новое названи е своего процессо- ра P6. Теперь он будет называться Pentium Pro. . - 22 - Литература 1. Монитор N 3 1995г. Д.Бройтман "Микроар хитектура процессор а P6" с .6-11. 2. Монитор N 5 1995г. Д.Бройтман "Процессор P6: общий обзор " с .8-12. 3. Hard 'n' Soft N 10 1995г. - 18 - Прилож ения г ==================T===============T===============T===============T===============T===============¬ ¦ ¦ Intel P6 ¦ Intel Pentium ¦ AMD K5 ¦ Cyrix M1 ¦ NexGen Nx 586 ¦ ¦ ==================+===============+============ ===+===============+===============+===============¦ ¦Тактовая частота ¦ ¦ ¦ ¦ ¦ ¦ ¦ (МГц ) ¦ 133 ¦ 100 ¦ 100 ¦ 100 ¦ 93 ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Производительность¦ ¦ ¦ ¦ ¦ ¦ ¦ (SPECint92) ¦ 200 ¦ 112,7 ¦ 147 ¦ 147-169 ¦ 112,7 ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Суперскалярность ¦ ¦ ¦ ¦ ¦ ¦ ¦ (команд ы ) ¦ 3 ¦ 2 ¦ 4 ¦ 2 ¦ 3 ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Исполнительные ¦ ¦ ¦ ¦ ¦ ¦ ¦устройства ¦ 5 ¦ 3 ¦ 5 ¦ 4 ¦ 3 ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Предсказание ¦ ¦ ¦ ¦ ¦ ¦ ¦переходов ¦ динамическое ¦ динамическ ое ¦ динамическое ¦ динамическое ¦динамическ ое ¦ ¦ ------------------+---------------+---------------+---------------+- --------------+---------------¦ ¦Опережающее ¦ ¦ ¦ ¦ ¦ ¦ ¦выполнение ¦ есть ¦ нет ¦ есть ¦ есть ¦ есть ¦ ¦ ------------------+-- -------------+---------------+---------------+---------------+---------------¦ ¦ "Беспорядочное " ¦ ¦ ¦ ¦ ¦ ¦ ¦выполнение ¦ есть ¦ нет ¦ есть ¦ ест ь ¦ есть ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Число ¦ ¦ ¦ ¦ ¦ ¦ ¦транзисторов ¦ 5,5 м лн . ¦ 3,3 млн . ¦ 4,3 млн . ¦ 3,3 млн . ¦ 3,5 млн . ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Кэш первого ¦ ¦ ¦ ¦ ¦ ¦ ¦уровня (кб ) ¦ 16 - раздельный¦ 16 - раздельный¦ 24 - раздельный¦ 16 - единый ¦ 32 - раздельный¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Кэш второго ¦ ¦ ¦ ¦ ¦ ¦ ¦уровня ¦ 256 кб ¦ внешний ¦ внешний ¦ внешний ¦ внешний ¦ ¦ ------------------+---------------+---------------+---------------+---------------+------ ---------¦ ¦Технология ¦ 0,6 мкм БиКМОП ¦ 0,6 мкм БиКМОП ¦ 0,5 мкм КМОП ¦ 0,65 мкм КМОП ¦ 0,5 мкм КМОП ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Размер кристалла ¦ ¦ ¦ ¦ ¦ ¦ ¦ (кв . мм ) ¦ 306 ¦ 163 ¦ неизвестн о ¦ 394 ¦ 196 ¦ ¦ ------------------+---------------+---------------+---------------+---------------+------ ---------¦ ¦Начало выпуска ¦ 2-я пол . 1995 ¦ сере дина 1994 ¦ 2-я пол . 1995 ¦ 2-я пол . 1995 ¦ Конец 1994 ¦ ¦ ------------------+---------------+---------------+---------------+---------------+---------------¦ ¦Цена (в партиях ¦ ¦ ¦ ¦ ¦ ¦ ¦по 1000) ¦ неизвестна ¦ $673 51 0 ¦ неизве стна ¦ неизвестна ¦ $569 ¦ L==================¦ ===============¦ ===============¦ ===============¦ ===============¦ ========= ======- 1. Сейчас эта цена уже реально меньше ($200-300)
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
Рассказал жене несколько семейных анекдотов про глупую жену. Обиделась, сказала, что я про нее распространяю злые слухи.
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по радиоэлектронике "Процессоры нового поколения и перспективы их развития", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru