Реферат: Обзор архитектуры процессоров Intel - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Обзор архитектуры процессоров Intel

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Архив Zip, 228 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

Обзор архитектуры процессоров Pentium, Pentium PRO, Pentium II фирм ы Intel . Процессор Pentium – P 54. Выпущен в 1993 г . Разрядность шины адреса – 32 бита , таким образом , максимальный размер адресуемой памяти равен 4 Гб . Разрядность шины данных – 64 бита. Процессоры P 54 включают в себя : Суперскалярная архитектура – два параллельно работающих конвейера обработки позволяют одновременно обрабатывать до двух инструкций за такт . Конвейеры носят названия U и V . U - конвейер ( U - pipeline ) – это АЛУ с полным набором инструкций , он может исполнять все целочисленные инструкции и инст рукции с плавающей точкой . V - конвейер ( V - pipeline ) – АЛУ с ограниченным набором инструкций , может исполнять только простые (выполняемые за один такт – MOV , INC , DEC и т.п .) инструкции – черты RISC - архитектуры. На кристалле интегрирован ассоциативный кэш пе рвого уровня – L 1 размером 16К , который включает в себя раздельные кэши команд и данных (по 8К для команд и для данных ). Кэш может быть сконфигурирован как WT ( write - trough ) – со сквозной записью либо с обратной записью – WB ( write - back ). Вкратце алгоритм р аботы WT и WB выглядят так : при сквозной записи ( write - through ) каждая операция записи одновременно выполняется и в строку кэша , и в ОЗУ . При этом , ЦП при каждой операции записи вынужден ждать окончания относительно долгой записи в ОЗУ . Алгоритм WB (обрат ная запись ) позволяет уменьшить количество операций записи на шине основной памяти . Если блок памяти , в который должна производиться запись отображён и в кэше , то физическая запись сначала будет воспроизведена в эту действительную строку кэша , и она будет отмечена как грязная ( dirty ) или модифицированная , т.е . требующая выгрузки в ОЗУ . Только после этой выгрузки строка станет чистой ( clean ) и её можно будет использвать для кэширования других блоков без потери целостности данных . В ОЗУ данные переписываются только целой строкой . Каждый из кэшей включает в себя строки длиной 32 байта и содержит буфер TLB – буфер преобразования линейных адресов в физические . Кэш поддерживает протокол MESI , названный по определяемым им состояниям : Modified , Exclusive , Shared и Invalid . M - state – строка присутствует только в одном кэше и она модифицирована . Доступ к этой строке возможен без регенерации внешнего цикла (по отношению к локальной шине ). E - state - строка присутствует только в одном кэше , но она не модифицирована . Дост уп к этой строке возможен без регенерации внешнего цикла . При записи в неё она перейдёт в состояние “ M ”. S - state – строка может присутствовать в нескольких кэшах . Её чтение возможно без регенерации внешнего цикла , а запись в неё должна сопровождаться сквоз ной записью в ОЗУ , что повлечёт за собой аннулирование соответствующих строк в других кэшах. I - state – строка отсутствуует в кэше , её чтение может привести к генерации цикла заполнения строки . Запись в неё будет сквозной и выйдет на внешнюю шину. Процессор имеет встроенный усовершенствованный блок вычисления с плавающей точкой . Быстрые алгоритмы полностью переработанного со времён 487-сопроцессоров FPU обеспечивают более чем десятикратное увеличение скорости при работе с основными операциями , включающими AD D , MUL , LOAD и т.п . по сравнению с 487. Конвейерная организация позволяет обрабатывать две целочисленные операции и одну (а при определённых условиях и две ) операцию с плавающей точкой за такт. Применена технология динамического предсказания ветвлений , для этого введены два буфера предвыборки. Введена возможность оперирования страницами размером 4 Мб в режиме страничной переадресации. Введено расширение архитектуры (относительно базовой архитектуры 32-х разрядных МП ) – добавлены новые регистры и команды . Сю да входит , например , инструкция CPUID , позволяющая в любой момент времени получить сведения о классе , модели и архитектурных особенностях данного ЦП . К расширению также относятся и регистры , специфические для модели , их можно разделить на 3 группы : · тест овые регистры TR 1... TR 12. Они позволяют управлять большинством функциональных узлов ЦП , обеспечивая возможность тестирования их работоспособности : с помощью битов регистра TR 12 можно запретить новые архитектурные свойства (предскизиние и трассировку ветвле ний , параллельное выполнение инструкций ), а также работу кэша L 1. · средства мониторинга произволительности . Сюда входят таймер реального времени ( TSC ) – 64 битный счётчик , работающий на инкремент с каждым тактом ядра ЦП , для его чтения предназначена ком анда RDTSC ; счётчики событий CTR 0 и CTR 1 – оба разрядностью 40 бит , программируются на подсчёт событий различных классов , связанных с шинными операциями , исполнением инструкций , работой конвейеров , кэша и т.п. · регистры-фиксаторы адреса и данных цикла , в ызвавшего срабатывание контроля машинной ошибки. Применено выявление ошибок внутренних устройств (внутренний контроль паритета ) и внешнего интерфейса шины , контроль паритета шины адреса. В состав чипа введён APIC ( Advanced Programmable Interrupt Controller ) – расширенный программируемый контроллер прерываний. Реализована возможность построения многопроцессорных (максимальное количестно ЦП – 2 штуки ) систем двух типов : SMP – синхронная многопроцессорная обработка , и FRC – функционально избыточная система. Ре жим SMP ( поддерживают процессоры Pentium начиная со второго поколения – Pentium 75 и далее ). Каждый ЦП выполняет свою задачу , порученную ему операционной системой ( Novell NetWare , OS /2, Windows NT , UNIX ) . При этом оба ЦП разделяют общие ресурсы компьютера, включая память и внешние устройства . В каждый момент времени шиной может управлять только один процессор из двух , по определённым правилам они меняются ролями . Для обработки аппаратных прерываний традиционные аппаратные средства становятся непригодными , т ак как пежняя схема подачи запроса INTR и передачи вектора в цикле INTA # ориентирована на единственность ЦП . Для решения этой задачи в структуру Pentium начиная со второго поколения был включён APIC . Этот контроллер имеет внешние сигналы локальных прерыван ий ( LINT ) и трёхпроводную интерфейсную шину , по которой оба процессора связываются с контроллером перываний на системной плате . Запросы локальных прерываний обслуживает процессор , на выводы которого поступают их сигналы ; общие (разделяемые ) прерывания при ходят к процессорам в виде сообщений по интерфейсу APIC . Таким образом , контроллеры APIC каждого из процессоров и контроллер прерываний на системной плате , связанные интерфейсом APIC выполняют маршрутизацию прерываний. В режиме FRC оба процессора (один – Master , второй – Checker ) выступают как один логический . Основной процессор ( Master ) работает в обычном однопроцессорном режиме . Проверяющий ( Checker ) выполняет все те же операции вхолостую , не управляя шиной , и сравнивает выходные сигналы основного с теми , которые генерирует он сам . В случае обнаружения расхождения вырабатывается сигналл ошибки IERR , который может обрабатываться как прерывание. При построении многопроцессорной системы можно использовать поцессоры разного степпинга , но частоты ядра должны с овпадать (шина синхронизируется общим сигналом ). Блок-диаграмма процессоров P 54 расположена ниже : Ниже приведена диаграмма мультипроцессорной системы : Процессор Pentium MMX – P 55 C . В 1996 году Intel разработала процессор с новым расширением , ориентированным на применение в мультимедиа , 2 D и 3 D графику . Итак , P 55 C это : Увеличенные кэши команд и данных – по 16К каждый . Расширенная CMOS (E-CMOS ) технология позволила расположить на кристалле 4.5 миллионов транзисторов. Увеличено количество ступеней конвейера. Улучшен способ предсказания ветвлений (он был позаимствован у Pentium PRO ). Количество буферов записи увеличено вдвое , их теперь четыре. Для мультипроцессорной системы реализован только режим SMP , FRC исключён. И , наконец , самое интересное ! На кристалле расположен новый блок – блок MMX ( Multi Media Extention ) , который позволяет обрабатывать целочисленные данные (определённого типа – нового ) методом SIMD ( Single Instruction Multiple Data ) – одна инструкция параллельно обрабатывает несколько данных . Для реализации блока MMX были введены : восемь дополнительных 64-битных регистра (ММ0...ММ 7) четыре новых целоч исленных типа данных . Регистры MMX могут содержать упакованные 64-битные типы данных – упакованные байты , упакованные слова , упакованные даойные слова и квадро-слова (смотри рисунок ). 57 новых инструкций для одновременной обработки нескольких единиц данных одновременно. На самом деле , регистры MMX физически расположены в стеке регистров FPU , так что новых регистров этот процессор не предоставляет , и чередование использования прогр аммой инструкций FPU и MMX приводит к снижению эффективности работы , связанному с необходимостью пересылок данных из стека в память и обратно . В принципе , эффективность MMX вызывает некоторые сомнения , так как те функции , для которых они целесообразны , с н еоспоримо большим успехом выполняются графическими акселераторами , которые уже стали обыденными . К тому же для использования новых команд необходима перекомпиляция ПО . Можно предположить , что введение MMX является первой с тупенью в маниакальном стремлении Intel перенести всю работу в ПК на плечи центрального процессора , получившем дальнейшее распространение в Katmai ( Pentium III ) в виде новых KNI ( SSE )- команд (вспомним рекламу : Pentium III – новые возможности Internet , хе-х е ) . Блок-диаграмму процессора P 55 C можно увидеть здесь : Процессор P 6 – Pentium PRO . Революционная вещь в своём роде . Выпущен где-то в районе 1995 года . Первые экземпляры были в ыполнены по 0.6 мкм BiCMOS - технологии . Тройная суперскалярная архитектура (конвейер имеет 12 уровней и поддерживает динамическое выполнение инструкций ) – возможно выполнение 3-х команд за такт . Шина адреса расширена до 36 разрядов , соответственно максимал ьный размер адресуемой памяти составляет 64 Гб . Разрядность шины данных – 64 бита. Кэши . Кэш L 1 состоит , как и в предыдущих процессорах , из кэша команд + кэша данных , оба по 8К . На кристалле (!) интегрирован синхронный кэш второго уровня L 2 объёмом 256К , 5 12К либо 1024К . В поздних версиях его размер достигает 2М . Кэш L 2 подключен к внутренней шине и работает на частоте ядра. В процессорах этой серии применяется технология динамического исполнения , т.е . внутри процессора инструкции могут выполняться не в том порядке , который предполагает программный код . При этом команды , не зависящие от результатов предыдущих операций , могут быть выполнены в изменённом порядке , но последовательность выгрузки результатов в память и порты будет соответствовать исходному прогр а ммному коду . ( Почему это тем не менее машина фон-Неймана ? А потому , что подтверждения выставляются в том порядке , который предполагает программный код ). Динамическое исполнение включает в себя : Глубокий прогноз ветвлений , который позволяет декодировать инструкции за пределами ветвлений , чтобы поддерживать конвейер в максимально полном состоянии (не давать ему простаивать ). Этим занимается модуль Fetch / Decode ( см . рисунок ), использующий оптимизированные алгоритмы прогноза. Динамический анализ потока данны х . Модуль Dispatch / Execute может одновременно проверить несколько инструкций и выполнить их в том порядке , который наиболее оптимален . Он выполняет все доступные инструкции , записывает их в пул инструкций , и сохраняет результаты во временных регистрах ; пос ле чего устройство Retire просматривает пул инструкций с целью выделить те из них , результат выполнения которых уже не зависит от выполнения других инструкций . Когда такие завершённые инструкции обнаруживаются , Retire Unit отправляет результаты выполнения этих инструкций в память и /или в регитры общего назначения и регистры данных FPU , в порядке следования , предписанным программой. Интеллектуальное выполнение . Это свойство выражается в возможности процессора выполнять команды опережая программный счётчик , н о в то же время позволяет получать результаты , соответствующие выполнению команд в исходной последовательности. В Pentium PRO применена архитектура двойной независимой шины ( Dual Independent Bus ) . Одна шина – системная – служит для общения ядра с основной памятью и интерфейсными устройствами , другая – внутренняя – предназначена и сключительно для обмена со вторичным кэшем . Применение динамического исполнения резко повышает частоту запросов процессорного ядра к шине за данными памяти и инструкциями , поскольку ядро одновременно обрабатывает нескольео инструкций . Для обхода узкого ме с та – внешней шины – кристалл процессорного ядра и использует технологию двойной независимой шины . Значительный объём вторичного кэша позволяет удовлетворять большинство запросов к памяти сугубо локально , при этом коэффициент загрузки шины достигает 90% (н е обходимо заметить , что обмен данными по внутренней шине происходит значительно быстрее , чем по внешней , так как кэш L 2 работает на частоте ядра , то есть порядка 200 МГц ). Вторая шина процессорного кристалла выходит на внешние выводы микросхемы , она и являе тся системной шиной процессора Pentium PRO . Эта шина работает на внешней частоте (66,6 МГц ) независимо от внутренней шины . Загрузка процессором внешней шины для обычных рядовых применений составляет порядка 10% от её пропускной способности , а для серверных применений может достигать 60% при четырёхпроцессорной конфигурации . Таким образом , ограниченная пропускная способность внешней шины (533 Мбайт /с в пике пакетной передачи ) перестаёт сильно сдерживать производительность процессора . Снижение нагрузки на вн е шнюю шину позволяет эффективно использовать многопроцессорную архитектуру. В систему команд введены инструкции условной пересылки данных , позволяющие сократить количество условных переходов . При этом повышается предсказуемость кода , отсюда и эффективность использования конвейера. Интерфейс системной шины рассчитан на объединение до четырёх процессоров в симметричнцю мультипроцессорную систему ( SMP ). Разъём для установки – ZIF Socket 8. В заключении можно заметить , что Pentium PRO всегда был достаточно доро гим процессором из-за низкого процента полезного выхода кристаллов с пластины , так как чаще всего кристалл отбраковывался из-за плохого качества кэша L 2 , к качеству большого объёма которого предъявляются очень жёсткие требования. Процессор Pentium II . Фактически Pentium II является продолжением линейки Pentium PRO с новыми усовершенствованиями а также упрощениями , введёнными для удешевления себестоимости процессора . Эта модель появилась в 1997 году . Основные отличия (рассматриваем самые ранние PII на ядре Klamath / Deschutes ) от PRO : Разрядность шины адреса и шины данных как и у PRO – 36/64 бита. Несколь ко усовершенствованный конвейер. Увеличен размер L 1- кэша . Теперь это 16К +16К под команды и данные соответственно . Кэш второго уровня убран с кристалла и расположен в виде двух микросхем на процессорной плате , размер – 512К . Работает на половинной частоте ядра. Всё та же архитектура двойной независимой шины. Имеется блок для выполнения MMX – инструкций (чего не было в PRO , так как он вышел ещё до P 55 C – Pentium MMX ). Возможно объединение двух процессоров в многопроцессорную систему , работающую в режиме SMP . Конструктивно выполнен иначе . Сам процессор расположен на процессорной плате с печатным краевым разъёмом ( картридж S . E . C . C .) , на ней же располагаются две микросхемы кэша L 2. Разъём для картриджа – Slot 1 ( Slot 2 для Xeon , SlotM для Merced ...).
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
Наша контора занимается импортозамещением - замещает европейский импорт на китайский.
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по радиоэлектронике "Обзор архитектуры процессоров Intel", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru