Курсовая: Многопроцессорные системы - текст курсовой. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Курсовая

Многопроцессорные системы

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Курсовая работа
Язык курсовой: Русский
Дата добавления:   
 
Скачать
Архив Zip, 67 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникальной курсовой работы

Узнайте стоимость написания уникальной работы

Многопроцессорные системы . ВВЕДЕНИЕ Универсальные приборы , экви валентные по значению транзистору , ко торые создаются на тонких кремниевых пластинк ах СБИС , в настоящее время так миниатюрны и дешевы , что чрезвычайно большое число процессоров может быть объединено в един ую сеть . В 1978г . 100. 000 элементов было успешно и н тегрировано в ЗУ объемом 64Кби т . В 1981г . фирма Hewlett - Packard объяв ила о создании микропроцессорного кристалла , содержащего 450. 000 элементов . Следовательно , многопроцессо рные компьютеры "среднего класса " с числом кристаллов от нескольких тысяч и до нес кольких миллионов скоро станут рельностью . Т . е . отдельный компьютер может содержать 10 х 10 =10 э лементов . Такие микропроцессорные системы могут быть очень успешно использованы для решения проблем , примером которых является моделиров ание в трех измерениях атмосферных масс д ля прогноза погоды , моделировани е трехмер ных зон земной коры , моделирование обширных сетей нейронов , составляющих мозг человека , и очень большой набор преобразований , необход имых для восприятия сложного поведения простр анственных объектов . Для таких компьютеров обработка изобра жений и восприятие образов станут основ ными областями применения , т . к . они выдвиг ают прроблемы обработки информации , решение к оторых требует очень больших и быстродействующих компьютеров с выс оким паралелизмом . Действительно , как показывают исследования , основн ые вычислите льные процедуры при решении большинства задач обработки сигналов в реальном масштабе в ремени могут быть сведены к набору операц ий над матрицами . Широкие исследования в о бласти вычислительных методов линейной алгебры привели к созданию устойчив ы х пакетов программ для выполнения этих операций с помощью однопроцессорных компьютеров после довательного действия . Для обеспечения выполнения большинства алгоритмов в реальном масштабе времени требуется на порядок увеличить с корость вычислений . Несмотря н а дост ижения в технологии цифровых интегральных схе м (ИС ), нельзя просто рассчитывать на дальн ейшие успехи в производстве быстродействующих элементов вычислительных устройств , и увеличени е на несколько порядков производительности пр оцессора для обработки в р еальном масштабе времени должно осуществляться эффекти вным использованием параллелизма при вычислениях . Самым непосредственным способом реализации параллельной обработки сигналов является про стое присоединение ряда процессоров к общей шине . Действительн о , большинство современных серийных микропроцессорных комплектов отличается такой мультипроцессорностью . К этой мысли пришли не сразу . На идею о целесообразн ости использования структуры из повторяющихся модулей навела высокая стоимость разработки проекта в ысокопараллельного СБИС-процессо ра . В духе этих тенденций развитие арх итектуры микропроцессорных систем сводится к построению многопроцессорных систем различных типов и разрешению попутно появляющихся задач . Мы остановимся на основных направления х разв ития многопроцессорных систем и на проблеме взаимодействия процессоров с м агистралями (затронем историю развития модульных систем из маг истрально-модульных ). Традиционные однопроцессорные последовательные ЭВМ и многоп роцессорные сети . Обычная "по следова тельная универсальная ЭВМ " строится , как правило , посредством подключения быстродей ствующей памяти к единственному центральному процессору (ЦП ), который выбирает команды из памяти , декодирует каждую из них , выбирает данные (в соответствии с предписанием в к о манде ), хранящиеся в указанных ячейках памяти , выполняет указанные операции и запоминает результаты в предписанных яче йках . Кроме того , к системе должны быть подключены устройства ввода и вывода . Конвейерные системы компьютеров (или процессоров ). Кажды й процессор в такой системе многократно выполняет од ну и ту же команду над последовательность ю данных , проходящих через систему . Это зн ачит , что если одна и та же последоват ельность команд должна выполняться над больши м числом различных блоков данных , мож е т быть построена конвейерная система длиной во всю последовательность команд и данные могут быть пропущены через процессо ры системы П 1-П N рис . 2. Конве йер из N проце ссоров , через которые проходят данные . Устройство ввода - > П 1- > П 2- > П 3- > ... - > П N -> Устройст во вывода В такте 1 процессор П 1 будет выполнять первую команду над первым блоком данных . В такте 2 процессор П 2 будет выполнять вторую команду над первым блоком данных , а П 1-первую команду над вторым блоком данных , и т . д . Если в конвйере имеется N п роцессоров , программа буд ет выполняться приблизительно в d * N раз быстрее , чем в однопроц ессорной ЭВМ ( d - коэффициент , учитывающий , что нет необходимости в выб орке и декодировании следующей команды , поско льку каждый процессор осуществляет выборку од ин раз , а затем многократно повторяет выполнение одной и той же команды ). Наиболее высокопроизводительные из совреме нных "супер-ЭВМ ", например , Cray -1 и CDC -255 фирмы Seymour Cray содержат подобные конвейеры из примерно десятка очень мощных и д орогостоящих процесс оров для выполнения в екторных операций над массивами данных . Наиболее мощный из построенных к к онцу 90х г . г . конвейеров-конвейер многопроцессо рной системы CytoComputer , специализированный на выполнени е операций обработки изображений . Каждый из процессор ов машины CytoComputer гораздо проще и меньше , чем в ЭВМ Cray -1 , но их общее число -113. Используя новые кристаллы СБИС (один процессор в кристалле ), проектируемые на буд ущее системы планируется построить из еще большего числа процессоров , которые могут б ы ть объединены в конвейеры (теоретически произвольной длины ). Матричные структуры из очень большого числа простых процессоров . В 80е г . г . были построены 3 очень большие двумерные системы . В их число входят : -распределенный матричный процессор DAP ( dist ributed array processor ) размером 64Х 64, спроектирова нный фирмой ICL . -сотовый логический процессор изображений CLIP -4( cellular logic image processor ) размером 96Х 96, разработан ный в лондонском университетском колледже , -и большой параллельный процессор MPP ( massively parallel processor ) размером 128Х 128, спроектированный фирмами GoodYear - Aerospace и NASA Goddard . В этих системах каждый из тысяч процессоров выполняет одну и ту же ком анду над различными потоками данных . Данные , которые необходимо обработат ь , и объем которых в идеале соответствует размерам матрицы процессоров , вводятся в систему таким образом , что каждый из процессоров имеет в собственной памяти одно подмножество т аких данных , например , один элемент растра . Затем каждый из процессоров обраб атывает данные , хранящиеся в собственной памя ти , а также данные его ближайших соседей . рис . 3. Матричные структуры ЭВМ . а ) П-П-П-П-П-П-П-П П-П-П-П-П-П-П-П П-П-П-П-П-П-П-П П-П-П-П-П-П-П-П П-П-П-П-П-П-П-П П-П-П-П-П-П-П-П П-П-П-П-П-П-П-П П-П-П-П-П-П-П-П Дв умерная матрица из 8Х 8 процессор ов . Каждый процессор соединен с 4мя соседн ими по горизонтали и вертикали (в других структурах процессоры могут быть соединены в четверки по диагоналям или каждый пр оцессор может быть соединен с 6ю соседними ). Каждый процессо р непосредственно с вязан с общей памятью (на рисунке не п оказано ), а также по изображенным линиям с вязи с памятью 4х соседних . б ) П-П-П-П-П-П-П-П Ввод -> R - R - R - R - R - R - R - R -> Вы вод М - М - М - М - М - М - М - М - Матрица из 1Х 8 процессоров , каждый из которых соединен с собст венной памятью М , а также (через регистры R )с вводом и выводом (иначе это можно рассматривать как вид на приведенную выше структуру 8Х 8 с одной стороны , показывающий , что каждый из процессоров (П ) одномерной матрицы 1Х 8 дв умерной структуры размером 8Х 8 соедин яется с собственной памятью М и вводом-выводом через регистры ). Такие большие матричные системы возможны только благодаря тому , чтокаждый процессор выполнен настолько простым , насколько это в озможно , и все они выполняют одну и ту же команду (т . е . необход им только один контроллер ). При использовании СБИС-техно логий будущего такие параллельные матричные с истемы будут становиться все более привлекате льными из-за простоты и высокой повторяемости их модульной структуры . Вариации б олее общих структур сетей . Из-за ограниченных возмож ностей матриц , вызванных в основном соображен иями стоимости (одноразрядные процессоры , единый контроллер и связи только с соседними процессорами ) предпочтительно иметь дело с се тями (процессоров ) других видов . Было разработа но много типов сетей , включая кольцевые , n -куби ческие , решетчатые , звездные , "снежинка ", чечевицеобр азные , древовидные , х-древовидные , пирамидальные и множество структур , описываемых другими граф ами . В нашем случае граф-просто отображение набора подсистем , объедин енных в единый мультипроцессор ; иногда узлами графа явля ются отдельные процессоры или память , а не полные ЭВМ . Однако таких систем в действительности было построено очень мало и только 2 и з них с числом процессоров больше 50: Cm и Genoa machine . Число вар иантов построе ния практически бесконечно , поскольку они вкл ючают все мыслимые способы соединения все возрастающего по мере совершенствования и удешевления технологии числа процессорных элемен тов . Среди наиболее привлекательных сетей в ыделяются те , структ ура которых отражает выполняемый алгоритм . Наиболее интересными п римерами таких структур являются древовидные и матрицы изменяемой конфигурации из обычных ЭВМ . Деревья имеют хорошую структуру для большого числа задач , в которых информация сортируется , ср авнивается или каким-либо образом уплотняется и реорганизуется , а т акже где она запоминается , извлекается или передается . Матрицы имеют хорошую структуру для локальной передачи информации . Наилучшими считаются пирамидальные многопр оцессорные системы , пос кольку они очень эффективны не только при параллельной лока льной обработке , но и при глобальных перед ачах и преобразованиях информации . Архитектура проблемно-ориентированных систем для преобразовани я потоков данных . В многопроцессорной сети наилучшим образом можно разместить проблемно-ориентированный алгоритм-операции организуются как на сбороч ном конвейере , а информация продвигается такж е как бы через конвейер . Это дает пото к данных (типа транспортного ) о двумерном и зображении , и этот поток проходит п о трехмерной структуре . Большие двумерные образы прекрасно раз мещаются в больших матричных структурах , и большие матричные многопоцессорные системы спо собны очень эффективно производить последователь ности операций по обработке поэтапно преобраз уемого изо бражения . Пирамидальные процессоры в дополнение к этому позволяют программисту свертывать и сжимать запоминаемую информацию о преобразов анном изображении , когда необходимо сократить объем этих данных . Представляется также , что пирамидальные процессоры по тенциально долж ны обеспечивать чрезвычайно высокую мощность при обработке потоков изображений в реальном масштабе времени благодаря конвейерной орган изации обработки таких двумерных изображений при сложной последовательности операций поэтапно нарастающей г лобальности , выполняемых в различных слоях трехмерной пирамиды . Соответствие матричных и пирамидальных процессоров технолог ии СБИС . Процессоры , используемые в матричных и пирамидальных системах , обычно стремятся сох ранить максимально простыми . Почти во вс ех вариантах систем использовались одноразрядные процессоры с числом вентилей от 100 до 800. Причиной этого является то , что для дост ижения хотя бы четырехкратного увеличения ско рости и вычислительной мощности обработки бла годаря последовательному на р ащиванию параллельно работающих процессоров разработчики систем выбирали наиболее простые из возможных одноразрядные процессоры , обеспечивая выполнение К одноразрядных операций для обработки К- разрядных чисел или строк . По-видимому , объем памяти , необход им ый каждому процессору , является функцией от общего объема памяти , необходимого для обра ботки изображений или других наборов данных , поступающих в систему . Поэтому каждый пр оцессор нуждается в памяти относительно небол ьшого объема (реализованные системы с набжены памятью от 32 до 4096 бит на пр оцессор ). Процессоры объединяются в высокорегулярную микромодульную систему , которая является одн ой из наиболее пригодных для реализации в виде СБИС при высокой плотности упаковки . В настоящее время в одном криста лле СБИС выпускается по 4, 8 и более таких одноразрядных процессоров . Впоследствии дол жно стать возможным производство в одном кристалле сотен и даже тысяч процессоров с собственной памятью для каждого . Это рез ко контрастирует с реализацией в СБИС обы чных однопроцессорных систем , для кото рых (даже при возможности упаковки одного или нескольких процессоров на одном кристалле )останется необходимым наличие нескольких кри сталлов для работы с несколькими миллионами байт быстродействующей памяти каждого из процес с оров . Многопроцессорные матричные и пирамидальны е системы из 1024 и более процессоров можно будет построить на основе матрицы размер ом 16Х 16, т . е . всего из 256 кристаллов , в каждом из которых содержится матрица размеро м 64Х 64 из 4096 400-элементных про цессоров с памятью объемом 512 бит . Такая матрица или пирамида , основанием которой была бы матрица , соде ржащая не более одной трети числа процесс оров в основании , может быть реализована н а достаточно небольшом числе кристаллов со степенью интеграции 10, у п акованных н а одной пластине . Высокорегулярная микромодульная матричная или пирамидальная структура наибол ее привлекательна для изготовления отказоустойчи вой СБИС с интеграцией на уровне пластины . Модульные многопроцессорные информационно-измерительные си с темы . В 60х г . г . развитие вычислительной техники привело к необходимости стандартизиров ать не только размеры модулей , но и ка налы связи между ним . Это было сделано к 1969г ., когда опубликовали европейский станда рт EUR -6100 на модульную систему КАМАК ( CAMAC ) , разработанную ядерными электрон щиками ведущих европейских институтов для осн ащения сложных экспериментов , например , на уск орителях атомных частиц . Одно из прочтений слова CAMAC - Computer Applications for Measurements and Control - применение компьютер ов для измерения и управления . В электронной системе модулем является печатная плата с узкой передней панелью и плоским многоконтактным разъемом на пр отивоположной стороне платы . Модули вставляют в каркас с направляющими , в которых сколь зит плата . Задняя стенка каркаса выполне на в виде платы с ответными частями р азъемов , которые соединены печатными или наве сными проводниками , образующими электрические маг истрали для передачи кодированной информации . По специально назначенным проводникам в моду ли подается электрическое питание . Все присоединительные размеры модулей и каркасов строго стандартизованы . Определены длительности и амплитуды электрических сигналов , а также напряжения питания модулей . Впер вые в международной практике были стандартизо ваны не тольк о размеры , но и логич еский протокол-правила передачи информации по линиям магистрали . В дорогостоящей магистрали КАМАК линии были использованы весьма нерационально :24 лини и для чтения , 5-для передачи команд и т олько 4 линии были определены для передач вс его-навсего 16ти адресов в модуле . Все линии начинались в крейт-контроллере-крайнем правом модуле , который служил для связи ма гистали каркаса-крейта с внешним мини-компьютером , работающим в ином логическом протоколе (" crate " по-английски означает пло ский я щик с отделениями , например , ящи к стекольщика ). Налево в магистраль контроллер передавал для 24х модулей информацию , выра ботанную компьютером , а направо шла из мод улей необработанная , но уже закодированная ин формация , отображающая величины , измеренные дат ч иками в эксперименте . Двунаправленно сть интерфейсного контроллера была отображена в эмблеме системы КАМАК в виде двулико го бога Януса . Через 3-4 года после публикации стандарта десятки фирм в разных странах выпускали модули КАМАК более 300 типов как для экспериментов , так и для контроля и управления технологическими процессами на прои зводствах . Подобно железнодорожным системам , электриче ские модульные системы также долговременны . Е сли модули достаточно широко распространились и их количество превзошло н екий кр итический уровень , то даже морально устаревшу ю аппаратуру оказывается выгодным эксплуатироват ь . Большой парк накопившихся разнообразных мо дулей позволяет в течение нескольких дней , а то и часов , скомпоновать систему с новыми характеристиками . Систе м е КА МАК уже более 25 лет , но она все еще используется как с ПЭВМ , так и с микро процессорами , встроенными непосредственно в контр оллер . Микропроцессор ы в модулях . Создатели системы КАМАК в конце 60х г . г . сами начали применять только что появившиеся ин тегральные микросхемы , однако у них не хватило смелости предположить , что в 1972г . в электронике начнется революция-появится ми кропроцессор . Неудобства магистрали КАМАК заставили эле ктронщиков искать решения , позволяющие эффективно использовать качественн о новую ИС . Вв едение микропроцессора в модули превращало их в микрокомпьютеры , а крейты-в многопроцессорн ые системы , которые нуждаются в емкой памя ти с большим количеством адресов . 16 адресов в модуле КАМАК оказались совершенно недост аточными , поэтому вед у щие электронные фирмы Motorola и Intel к середине 70х г . г . создали модульные системы 3го поколения : Versabus и Multibus , магистрали которых сод ержали 16, а затем и 20 адресных линий , что обеспечивало емкость системы около 1млн . адр есов . Потребовались и н овые функции в логическом протоколе . Некоторые из процессо рных модулей выполняли самые важные задачи в системе , а другие включались в работу реже , поэтому пришлось устанавливать приорит еты модулей на право занятия магистрали , а также разрешать конфликтные ситуации , когда 2 или больше модулей одновременно п ытаются занять магистраль . Для этого потребовались дополнительные ли нии . Чтобы ограничить общее количество линий , стали использовать одни и те же лини и для передачи как адресов , так и данн ых :сначала перед авали адрес (несколько битов которого являются адресом модуля ), а затем линии переключали на регистр данны х . Эти новшества заложили основы магистрально-модульных многопроцессор ных информационно-измерительно-управляющих систем- МММИИУС . Что было дальше . Для завоевания мирового рынка Motorola быстро перевела свою систему на европейские конструктивы , назвав ее Versabus Module EuropeBus , сокращ енно VME , а Intel в европейских же конструктивах выпустил новую систему Multibus -2 , ис пользовав новшества , реализов анные в сист еме Fastbus , созданной ядерными электронщиками США к 1982г . Во всех трех системах слова адреса и данных увеличены до 32х разрядов , что обеспечило емкость общей памяти системы в 4 млрд . адресов . VME первой вышла на между народный рынок , а более совершенная сист ема Multibus -2 опоздала и не получила должного распространения , хотя эту аппаратуру начали выпускать более 100 фирм . Ап паратуру VME и ее улучшенные модификации выпускают более 300 фирм в разн ых странах , несмотря на архаичность базовой струк туры системы . В России собирают модули VME , но на иностранных комплектующих и в небольших объемах . В ПЭВМ также есть магистраль , обслу живающая процессор , платы памяти и устройства ввода-вывода информации . В компьютере PS /2 фирмы IBM к магистрали " Microch annel " могут быть присоединены до восьми 16-разрядных процессорных модулей или до четырех 32-разрядных модулей . Архитектура " Microchanne " спе циализирована на структуру микропроцессоров Intel . В стандарте Fastbus была определена локальная информационная с еть произвольной конфигурации , работающая в логи ческом протоколе , впервые едином для модулей , крейтов и сети . Скорость передачи информ ации через магистраль доведена до рекордного на те времена значения 80 Мбайт /сек ., дл я этого длительность фронтов импульс о в пришлось уменьшить до 10нс - в 10 ра з короче , чем в системе КАМАК . Развитие МАГИСТРАЛЬ НО- модульных систем завер шает разработка с громким названием Futurebus ("магистраль будущего ")по стандарту США 1991г . В этой системе сделано одно принципиальное добавл ение , учитывающее особенность многопроцессорн ых компьютеров . В таких системах каждый ми кропроцессор имеет в своем распоряжении вспом огательную кэш-память . Во время выполнения пар аллельных программ у одного из процессоров появляется промежуточный результат, необходим ый другим процессорам для дальнейшей работы . Этот результат нужно быстро передать в кэш-памяти нуждающихся процессоров . Процедура таких передач как раз и предусмотрена в стандарте Futurebus . Отказ от магистрали-переход к РСИ . Прогресс технол огии микроэлектроники привел к тому , что в наше время раз меры элементов в микросхемах (транзисторов , ре зисторов , конденсаторов )удалось уменьшить до 0. 6-0. 8 мкм , а число элементов в одном кристалл е увеличить до нескольких миллионов . Например , микропроцес с ор Pentium c одержит 3 млн . транзисторов , имеет соственную встроенную кэш-память и ра ботает с частотой до 100 Мгц . Если несколько таких процессоров подсоединить к одной м агистрали общего пользования , то их работа становится неэффективной :процессор , быстро п одготовивший промежуточный результат , занимае т магистраль для передачи данных другому процессору , а остальные процессоры вынуждены простаивать в течение относительно медленной передачи . Магистраль , бывшая в 70-80х г . г . верхом достижений , к концу 80х годо в стала узким местом , нужно было иска ть новое решение . Специалисты , создававшие Fastbus и Futurebus +, в 1988 г . объеди нились для создания системы , способной решить новые задачи . Была начата разработка стан дарта , известного сейчас как ANSI / IEEE Std 1596-19 92 Scalable Coherent Interface - SCI , в русском переводе-Расширяемый Связный Интерфейс , РСИ . рис . 4. Модель узла РСИ . Принцип магистрали общего пользования был отклонен в начале иссле дований . Ре шили , что в новой системе узлы следует соединять индивидуальными связями , причем инфор мация должна передаваться по каналам связи только в одном направлении . Узел получает информацию из входного канала в дешифратор адреса . Если сообщение адресов а но данному узлу , оно через дешифратор поступ ает в промежуточную память FIFO с очередью типа "п ервым вошло-первым вышло " и далее проходит на прикладные схемы узла для обработки , н апример , микропроцессорами и транспьютерами . Если сообщение адресовано другому узлу , оно через проходную FIFO и переключатель передается в выходной канал к следующему узлу . Если ранее уже началась выдача обработанной и нформации из выходной FIFO , передача проходящей информац ии задерживается до окончания выдачи . Можно заметить , что уз лы РСИ действуют по добно железнодорожному узлу :если со станции выходит поезд и выходной путь занят , то приходящий поезд направляют на запасной путь для отстоя ;если же состав адресов ан именно этому узлу , то его вагоны со ртируют и подают на разгрузочные пут и . Последний из цепочки узлов РСИ сое диняется с первым узлом-образуется колечко из нескольких узлов связей . Наименьшее колечко состоит из 2х узлов . Кольцеобразная структура позволяет любому у злу получать подтверждение в приеме своего сообщения . Для этого адресованный узел сразу же после приема сообщения вырабатыва ет эхо-сообщение и передает его в выходной канал , чтобы оно прошло по колечку к узлу , вызвавшему первичное сообщение . Предусм отрены специальные узлы-агенты , имеющие выходы на боковые каналы , для соединения с другими колечками иными устройствами , вып олняемыми в других стандартах . При помощи интерфейсных агентов конкретная система может быть расширена добавлением новых колечек с образованием сети произвольной конфигурации . РСИ является открытой сис т емой , в се составляющие которой работают в едином логическом протоколе и не требуют чуждых интерфейсов . рис . 5. Применение системы РСИ . У-узел РСИ , А-агент , М-агент-мост , П-агент-пе реключа тель , РС-рабочая станция в стандарт е РСИ , VME - крейт VME , ПК-персональный компьютер , ПКР-пер сональный компьютер в стандарте РС , Э-сеть Ethernet . Слово "связный " в названии системы озн ачает , что в стандарте предусмотрены логическ ие средства для образования связной гру ппы кэш-памятей , получающих идентичную обновленную информацию . Связность устанавливается программно при помощи кодов-указателей адресов тех у злов , которые должны войти в связную групп у . Затем процессор , создавший новую информацию , быстро выпол н яет ее запись в основную память и в группу кэшей . рис . 6. Запомининие в кэша х связной кэш-строки при помощи кодов-указател ей адресов . Система РСИ-модульная , но не магистральная . Поскол ьку магистраль общего пользования в ней не понадобилась , из аббревиатуры МММИИУС исчезла одна буква М . Физический облик ММИИУС в стандарте РСИ может быт ь очень разнообразным :от персональной рабочей станции до суперкомпьютера , содержащего тыся чи микропроце с соров , и транспьютеров ;от одиночного персонального компьютера в комнате до информационной сети протяженностью десятки километров , объединяющей множество к омпьютеров и измерительно-управляющих устройств . Д ля компоновки аппаратурных систем в стандарте опред е лены каналы связи 2х ти пов . Для передачи сообщений между модулями в стандартизованном каркасе служат 18 параллельн ых печатных линий на задней плате . Передач и между обособленными узлами выполняются посл едовательными кодами-по коаксиальному кабелю на рассто я нии десятки метров или по оптоволоконному кабелю на километры и более . Скорости передач рекордные :при паралле льной передаче 1 Гбайт /сек на частоте 250 МГц , при последовательной -1 Гбит /сек . Объем полного адреса -64 разряда , причем наиболее значимые 16 разр ядов выражают а дрес узла в целом , поэтому в аппаратурной системе максимальное число узлов может б ыть равно 2 =65536. Остальные 48 разрядов определяют допустимо е число адресов в каждом узле- около 280 трлн . Если в каждом адресе хранить ста ндартное 64-разрядное слово данных , то максималь ный объем информации в узле составит 1. 8 трл н . авторских листов по 40. 000 знаков или 3. 8 млрд . книг "Советский Энциклопедический словарь ". На практике полны й объем памяти н е используют , но запас нужен для удобства программирования . Стандартом предусмотрены и малые дешевые системы с 32-разрядным адресом . В 1995 г . РСИ стал международным стандартом , он принят в качестве базовой системы в ВВС США и в ВМФ США и К а нады . Благодаря агентам-мостам аппаратура РСИ будет соединена со старыми магистрально-м одульными системами и уже существующими сетям и . Говоря языком рекламы , РСИ-мост в ХХ 1 век-век информатики , основанной на модульных открытых информационных сетях . Сим мет ричная многопроцессорная обработка . Еще один пример фу ндаментальной компьютерной технологии , которая от уникальных вычислительных систем проложила с ебе путь к относительно массовым и недоро гим платформам , используемым в локальных вычи слительных сетях , - си мметричная многопроцессорная обработка ( Symmetric MultiProcessing - SMP ). Сущность SMP По сути , для многопроцессорной обработк и всегда требуются и соответствующие аппаратн ые платформы , и операционные системы (ОС ). О днако ОС могут использовать многопр оцессо рные платформы несколькими различными способами . При асимметричной многопроцессорной обрабо тке процессы прикладных программ назначаются конкретному процессу на аппаратной платформе . Нити каждого процесса должны ждать , пока назначенный им процессор не освободится . Такой метод , как правило , менее эффективен , чем симметричный метод . Симметричная многопроцессорная обработка пре дполагает , что все процессоры имеют одинаковы е возможности . В SMP -модели нагрузка динамически распределяется между процессора ми , так что невозможна ситуация , в которой одни ЦП перегружены , в то время , как другие ничем не з аняты . Есть 2 общие реализации SMP , известные как сильносвязанная и слабо связанная . Сильносвязанная базируется на схеме , согласно которой процессоры совместн о используют данные из совокупности общих ресурсов , прежде всег о , из общей памяти . Слабосвязанные систе мы используют механизм обмена сообщениями ме жду процессами для совместного использования ресурсов , когда это необходимо . В некоторых слабосвязанных сис темах каждый процессор может даже иметь свой собственный контролл ер диска и другие подсистемы . Чтобы полнее воспользоваться преимуществам и SMP п ри организации многозадачности , выполнение нитей процесса контролируется с помощью приоритетн ых прерываний . П риоритетное прерывание позволяет ОС поддерживать контроль над программами :какую программу и когда запускать , так что сбившиеся программы не могут поработить систе му и вызвать проблемы . Основным преимуществом такой архитектуры является то , что прикладные программы имеют в своем распоряжении столько ЦП , ск олько имееется в наличии у сервера . Т . к . ОС занимается планированием работы процесс оров , прикладным программам нет необходимости знать о количестве имеющихс я процессоров . ОС назначит каждую нить пер вому свободному процессору . Программа-планировщик в ядре ОС позволяет распределять нагрузку и в конечном итоге выполнять программы точно с той же с коростью , с какой несколько ЦП могуут с ними справиться . Масштабируемос ть . Конфликты на шине . Часто встреча ющиеся словосочетания типа "несколько процессоров ", "многопроцессорные системы " и т . п . наводят на вопрос , можн о ли сказать , чему равно оптимальное число процессоров в системе ? Необходимо иметь в виду , что эффект ивность не растет линейно при добавлении е ще одного процессора . Вернее , она растет линейно с увеличением числа процессоро в только до тех пор , пока не наступают ограничения , связанные с проблемами соединен ия с общей шиной . Согласно известному пред положению Минского для широкого класса алгори тмов ко нфликт между N процессорами с коллективным распределением ресурсов , соединенными с общей шиной , ограничивает повышение производительности величиной log 2 N . Современные конструкторы "суперкомпьютеров " ис пользовали ряд параллельных структур и достиг ли повыш ения производительности в соответ ствиис законом Амдала : N / log 2 N . Рассмотрим подробнее с уть конфликтов на шине . Сетевая ОС должна управлять каждым процессором и , следовательн о , взаимодействием процессора с внутренними в ызовами и периферийными устройствами на шине (поэтому , собственно , производительность и не растет линейно ). Когда нить в одноп роцессорной системе не может более выполнятьс я до осуществления некоторого условия , процес сор маскирует программное прерывание так , что никакой другой процесс не может воспользоваться данным ресурсом . Затем он сохраняет состояние нити , чтобы выполнение кода могло возобновиться при осуществлении условия . В системе с одним процессором маск ированное прерывание предотвращает использование процессором ресурса . Кроме того , д остаточн о просто сохранять описание уровней прерывани я и масок , контролирующих доступ к структу рам данных ОС . С добавлением каждого новог о процессора эта задача становится все бо лее трудной . ОС для SMP- платформы должна уточнить , что только один процессор в данный момент выполняет сегмент кода , который меняет глобальную структуру данных . Словом , в SMP -среде этот механизм (маскированное прерывание ) не га рантирует , что различные процессы не будут иметь доступа к тому же самому ресурсу через другое прерывание . Для управления прерываниями между проц ессорами иногда используется (например , Windows NT Advanced Server) метод взаимоблокировки . По сути , взаимоблокировка являет ся программной процедурой , которая блокирует доступ второго процессора к уже занятому ресурсу. Такой метод позволяет предотвратить порчу процессорами глобальных структур данны х , однако при непродуманной реализации он может привести к тому , что процессоры буду т бездействовать в течение длительного период а , ожидая освободившийся замок блокировки . П о мере добавления новых проце ссоров к системе накладные расходы на упр авление конфликтами возрастают , и это уменьша ет отдачу от ОС , ориентированных на симмет рично-многопроцессорную обработку . Это обстоятельство по идее будет как сейчас , так и в предь огран и чивать число процессоров , которое оправдано установить в SMP -платфорфу . Действительно , наиболее узким местом , как установлено , является системная шина , а е е пропускная способность , несмотря на все нововведения , только-только поспевает за ростом производит ельности ЦП , а тут еще на до справиться с ростом их числа . Спецификаци я многопроцессорных систем компании Intel . На основе вышеизложенног о можно получить некоторое представление о многопроцессорных (МП ) системах , в частности , о SMP -пла тформах . В качеств е конкретного примера использования многопроцессорных систем рассмотрим их спецификацию , предложенную компанией Intel(MPS-MultiProcessor Specification V . 1. 1). Главная цель спецификации-определить стандартный интерфейс для многопроцессорных платформ , кото рый позволит расширить область применения PC/AT -плат форм по сравнению с традиционными платформами , в то же время сохраняя полную совмес тимость с PC/AT на уровне программ (термин " PC/AT- совмес тимость " используется , чтобы характеризовать компо ненты , видимые (д оступные )для программных средств ). Сердцем спецификации являются структуры данных , определяющие конфигурацию МП-системы . Эт и структуры данных создает В IOS , в известном ф ормате представляя аппаратные средства стандартн ым драйверам устройств или Уровню Изо ляции Аппаратуры ( HAL-Hardware Abstraction Layer) ОС . Спецификация определяет за даваемые по умолчанию конфигурации аппаратуры , и в целях большей гибкости определяет расширения для стандартного BIOS . В спецификации рассматриваются следующие вопросы : -создани е на основе PC/AT -платформ многопроце ссорных систем , которые могут исполнять сущес твующие программы для однопроцессорных и мног опроцессорных микроядерных ОС . -поддержка APIC (МП-контроллера прерываний )для обработки симметричного ввода-вывода . -возможность использовать BIOS с минимальной настройкой на конкретную МП-систему . -таблица факультативных МП-конфигураций с информацией о конфигурации . -включение ISA и других промышленных стандарт ов на шины , такие , как EISA, MCA, VL и PCI в МП-совместимые системы . -требования , обеспечивающие прозрачную (для программного обеспечения )реализацию вторичной шины кэша и памяти . Минимальный набор аппаратных средств , к оторый необходим для реализации МП-спецификации , таков : -один или несколько процессоров , по на бору команд совместимых с архитектурой семейств процессоров Intel 486 и Pentium ; -один или несколько контроллеров APIC на процессор ах Pentium 735/90 или 815/100; -прозрачные для программ подсистемы кэшей и лбщей памяти ; -видимые для программ компоненты PC/AT -платформ . Документ также определяет свойства МП-с истем , видимые для BIOS и ОС . Однако надо учитыв ать , что по мере развития технологии выпол няемые BIOS функции могут изменяться . Общая стру ктура МП-системы При построении многопр оцессорной архитектуры может исп ользоваться одна из нескольких концептуальных моделей соединения вычислительных элементов , а также множество схем взаимосвязи и вариантов реа лизации . На рисунке показана общая структура МП-системы , построенной на основе спецификации MPS 1. 1. В нее входи т сильно связанная архитектура с общей пам ятью с распределенной обработкой данных и прерываний ввода-вывода . Она полностью симметри чна ; т . е . все процессоры функционально иде нтичны и имеют одинаковый статус , и каждый процессор может обмениваться с каждым д ругим процессором . Симметричность им еет два важных аспекта :симметричность памяти и ввода-вывода . Память симметрична , если все процессоры совместно используют общее пространство памя ти и имеют в этом пространстве доступ с одними и теми же адресами . Симмет ричность памяти предполагает , что все процессоры могут исполнять единственную копию ОС . В таком случае любые существующие с истемы и прикладные программы будут работать одинаково , независимо от числа установленных в системе процессоров . Требование симметр ичности ввода-вывода выполняется , если все процессоры имеют во зможность доступа к одним и тем же по дсистемам ввода-вывода (включая порты и контро ллеры прерывания ), причем любой процессор може т получить прерывание от любого источника . Некоторые МП-системы , и меющие симметри чный доступ к памяти , в то же время являются асимметричными по отношению к пре рываниям устройств ввода-вывода , поскольку выделяю т один процессор для обработки прерываний . Симметричность ввода-вывода помогает убрать по тенциально узкие места в вода-вывода и тем самым повысить расширяемость системы . Системы , удовлетворяющие МП-спецификации , об ладают симметричностью памяти и ввода-вывода , что позволяет обеспечить расширяемость аппаратны х средств , а также стандартизовать программны е средства . Рис 8. Архитектура МП-системы . 1. ЦП 2. Контроллер прерываний APIC 3. Контроллер шины памяти 4. Контроллеры кэша 5. Кэш-память 6. Высокопро изводительная шина 7. Шины коммуникаций контроллера прерываний 8 . Модуль общей памяти 9. Буфер графических фреймов 10. Контроллер прерываний APIC 11. Интерфейс ввода-вывода 12. Шина расширения ввода-вывода памяти Основные к омпоненты МП-спецификация определяет системную архитектуру на основе следующих ко мпонентов аппаратуры :системные процессоры , контроллеры APIC, системная память , шина расшире ния ввода-вывода . Системные процессор ы . В целях обеспечения совместимости с существующими программными с редствами для PC/AT, спецификация основывается на п роцессор ах семейства Intel 486 или Pentium . Хотя все процессоры в МП-системе функционально идентичны , специфика ция выделяет два их типа :загрузочный проц ессор ( BSP) и прикладные процессоры ( AP). Какой процессор играет роль загрузочного , определяется аппаратн ыми средс твами или совместно аппаратурой и BIOS. Это сделано для удобства и имеет значение только во время инициализации и выключения . BSP- процессор отвечает за инициализацию систе мы и за загрузку ОС . AP- процессор активизируется после загрузки ОС . Контроллеры API C. Данн ые контроллеры обладают распределенной архитекту рой , в которой функции управления прерываниям и распределены между двумя функциональными бл оками :локальным и ввода-вывода . Эти блоки обмениваются информацией через шину , называемую шиной коммуникаций ко нтроллера прерываний ( ICC-interrupt communication controller). В МП-системе множ ество локальных блоков и блоков ввода-вывода могут коллективно использовать одну запись , взаимодействуя через шину ICC. Блоки APIC совместно от вечают за доставку прерывания от источн ика прерываний до получателей по всей МП-с истеме . Блоки APIC дополнительно увеличивают расширя емость за счет разгрузки шины памяти от трафика прерываний , а также разделения межд у процессорами нагрузки по обработке прерыван ий . Благодаря распредел енной архитектуре , локальные блоки или блоки ввода-вывода могу т быть реализованы в отдельной микросхеме или интегрированы с другими компонентами с истемы . Системная память . В системах , совместимых с МП-спецификацией , используется архитектура па мяти станда рта AT. Вся память используется как системная за исключением адресов , зарезервированных под устройства ввода-вывода и BIOS . МП-системы нуждаются в значительно боле е высокой пропускной способности по сравнению с однопроцессорными . Требования возрастают п ропорционально числу процессоров на шине памяти . Поэтому спецификация содержит рекоме ндации использовать кэши второго уровня , приз ванные снизить трафик по шине и реализующ ие следующие функции :стратегия обновления с обратной записью и протокол определения с огласованности кэшей . От кэшей вт орого уровня и контроллеров шины памяти т ребуется , чтобы они были полностью прозрачны для программных средств . Шина расширения ввода-вывода . Спецификация обесречивает построение МП-систем на основе платформ PC/AT, отвечаю щих промышленным стандартам . В проектах могут быть использованы стандартные шины ISA, EISA, MCA, VL и PCI. BIOS выполняет функции слоя , изолирующего особ енности аппаратных средств от ОС и програ ммных приложений . Стандартный однопроцессорный BIOS выполняе т следующие функции :проверяет системные компоненты ;строит таблицы конфигурации , испо льзуемые ОС ;инициализирует процессор и всю остальную систему . В многопроцессорных системах BIOS дополнительно выполняет следующие функции :передает информаци ю о конфигурац ии в ОС , которая иде нтифицирует все процессоры и другие компонент ы МП-систем ;переводит все процессоры и дру гие компоненты многопроцессорной системы в за данное состояние . Одна из главных целей этой специфи кации состоит в том , чтобы обеспечить возм ожность построения микроядерных ОС для многопроцессорных систем . Это достига ется благодаря гибкому балансу между возможно стями аппаратуры и BIOS. Посредством BIOS потенциально огромное разнообразие аппаратных конфигураций уменьшается всего до нескольких вариантов, которые м огут быть обработаны на начальной загрузочной фазе работы ОС . Спецификация аппаратных средств . Для того , чтобы ОС могла работать на многопроцессорных платформах , аппаратные сре дства должны обладать определенным набором св ойств . Их спецификац ия определяет способ реализации компонентов , перечисленных в пред ыдущем разделе . Соответствие спецификации подразу мевает несколько аспектов , которые перечислены ниже . Конфигурация системной памяти . Спецификация МП-п амяти основывается на стандартной карте памяти PC/AT размером до 4 Гбайт . Кэшируемость и доступность физической памяти для процессоров . Кэшируется вся память , за исключением области , отведенной для опис ания регистров локального блока APIC. Все процессоры имеют доступ к главной памяти и участк ам памяти , отведенным под ROM BIOS. Требования к реализа ции внешних кэшей . Част о для улучшения рабочих характеристик в М П-системах приходится использовать внешние кэши . Наличие и детали реализации внешних кэшей в спецификации MPS не рассматриваются . Одна ко , если предполагается их использовать , они должны отвечать определенным требованиям : -внешние кэши должны поддерживать согласо ванность между собой , с главной памятью , в нутренними кэшами и другими важными устройств ами . -процессоры должны обмениваться меж ду собой надежным образом , что означает нево зможность взаимовлияния в тех случаях , когда сразу несколько процессоров получают доступ к одной области памяти . Внешние кэши должны гарантировать , что все блокированные о перации видимы другим процессорам . Упра вление памятью (блокировка ). Для защиты целостности некоторых критических опера ций с памятью Intel- совместимые процессоры используют специальный сигнал . Разработчики системных п рограммных средств должны использовать этот с игнал для управления доступом проце ссоров к памяти . Для гарантии AT- совместимости блокировка некоррек тных операций с памятью в AT- совместимых шинах в согласованной системе должна реализовываться строго в соответствии со спецификациями на шины . Упорядочение записе й в памяти . Применяется при управлении устройствами ввода-вывода , чтобы операции с памятью и вводом-выводом выполнялись строго в запрограммированном пор ядке . Строгое упорядочивание операций ввода-вывода поддерживается процессорами . Для оптимизации функционирования памяти процес соры и микропроцессорные наборы часто реализуют буферы записи и кэши обра тной записи . Intel- совместимые процессоры гарантирую т упорядоченный доступ процессоров ко всем внутренним кэшам и буферам записи . Управление прерыван иями . В МП-совместимой с истеме п рерывания управляются контроллерами APIC . К онтроллеры APIC являются элементом распределенной аррхитек туры , в которой функции управления прерывания ми распределены между двумя функциональными б локами . Эти блоки обмениваются информацией че ре шину ICC. Устройс тво ввода-вывода определяет по явление прерывания , адресует его локальному б локу и посылает по шине ICC. В МП-совместимой системе используется п о одному локальному блоку на процессор . Чи сло блоков ввода-вывода должно быть не мен ее одного . Чтобы обеспечи ть расширение функци й и внесение изменений в будущем , архитект ура APIC о пределяет только программный интерфейс блоков APIC. Разные версии протоколов APIC могут быть реализованы с разными протоколами шины и спецификациями электрических сигналов . Режимы пр ер ывания . В спецификации определены три режима прерывания : 1. Режим PIC- эффективно обходит все компоне нты APIC и заставляет систему функционировать в однопро цессорном режиме . 2 . Режим виртуальной линии-использует APIC как виртуальную линию , в остальном совпадае т с режимом PIC. 3. Режим симметричного ввода-вывода-позволяет работать с многими про цессорами . Первые два режима обеспечивают совместимо сть с PC/AT . В МП-совместимой системе должен быть реализован хотя бы один из этих режимо в . ОС многопроцессо рной системы загружает ся в одном из PC/AT- совместимых режимов . Затем ОС переключается в многопроцессорный режим . В этом режиме требуется функционирование хотя бы одного блока ввода-вывода APIC. Прерывания ввода-вы вода генерируются контроллером блока ввода- вывода . Все линии прерывания или замас кированы , или работают вместе с блоком вво да-вывода в смешанном режиме . Блок ввода-вывода имеет вход прерываний общего назначения , который можно программировать индивидуально для различных режимов работы . Распределени е линий прерывания ввода-вывода делается конкретно для каждой системы . Распределение систе мы прерываний на локальном блоке APIC. Данный блок имеет два входа прерывани й общего назначения , зарезервированных для си стемных прерываний . Эти входы можно програм мировать индивидуально для различных режи мов работы . Для обеспечения совместимости с PC/AT загрузочный процессор должен поддерживать DOS- совместимое исполне ние операций с плавающей запятой при рабо те в каждом из PC/AT- совместимых режимов . Отображение п амяти APIC. В согласованной МП-системе все контроллеры APIC должны быть реализованы как описанные в памяти устройства ввода-вывода . Базовые адреса APIC находятся в верхней части адресного пространства памяти . Все локальные блоки отображаются в одних и тех же адресах , которые не подлежат коллективному использованию , а используются каждым процессоро м индивидуально . Напротив , контроллеры ввода-вывода отобража ются так , чтобы обеспечить их совместное и спользование всеми процессорами , т . е . полную симметричност ь доступа . Разработчики системы должны определить идентификацию локальных блоков и гарантировать уникальность их идентификаторов . Используются два пути задания идентификаторов :при помощ и аппаратных средств и при помощи BIOS с поддержкой аппаратных средст в . Таймеры интервалов . Локальные блоки содер жат 32-битный программируемый таймер с 2мя н езависимыми входами . Таймеры блока ввода-вывода имеют один вход . Поддержка перезагру зки . Для приведения все х систем компьютера в начальное состояние требуется возмо жность перезагрузки системы . В системе может выполняться "жесткая " пер езагрузка , которая устанавливает все компоненты системы в начальное состояние . "Жесткая " пер езагрузка производится при включении питания или при нажатии кнопки RESET на передней панели . "Мягкая " загрузка только частично инициа лизирует процессор . При использовании такой перезагрузки не происходит потери обрабатываемой информации , т . е . система ожидает окончания выполнения цикла , а также не сбрасывает содержимое кэшей и регистров с плава ющей запя той . Такой тип перезагрузки может выполняться на процессорах типа Pentium, но не Intel 486. "Мягкая " загрузка одного из процессоров-одна из основных функ ций в МП-системе , наряду с включением и выключением . С ее помощью BSP- контроллер может выбор очно инициализировать AP- контроллер для п оследующего включения в работу или восстановл ения AP- контроллера после непоправимой системной ошибки . Такого рода перезагрузка должна инициализир оваться программными средствами . Начальное состояние системы-это сос тояние до передачи управления от BIOS операционной системе . Таблицы ко нфигурации МП-систем . ОС должна иметь до ступ к информации о конфигурации МП-системы . В спецификации предусмотрено два метода пе редачи этой информации в ОС :минимальный , п озволяющий з адать конфигурацию посредством выбора одного из нескольких подразумеваемых наборов значений параметров аппарратуры ;и максимальный , обеспечивающий высокую гибкость при проектировании аппаратных средств благодаря возможности произвольных установок . Структ ура Указателя Переходов Структура указателя переходов . Эта структура содержит указатель физических адресов в та блице конфигурации и другие характеристики МП -системы . Таблица конфигураци и МП-системы . Эта таблиц а не является обязательной . Она содержит т о чную информацию о контроллерах APIC, процессорах , шинах и прерываниях . Она содержит заголовок , за которым следует множество записей разли чных типов . Формат и длина каждой записи определяются ее типом . Если таблица конфи гурации присутствует , она хранится ил и в системной части оперативной памяти , или в ROM BIOS. Первый байт кажд ой записи идентифицирует тип записи . Каждый тип записи имеет фиксированную длину . Описа ния типов записей : процессор , шина , блок вв ода-вывода . Распределение прерываний ввода-вывода , р аспределение локальных прерываний . Спецификация по умолчанию определяет н есколько конфигураций МП-систем . Цель этих уст ановок в том , чтобы упростить проектирование BIOS. Если система соответствует одной из конфигураций , заданных по умолчанию , BIOS не дол жен обеспеч ивать таблица конфигурации МП-системы . ОС буде т содержать такую таблицу внутри себя . Типы конфигураций системы , заданные по умолчанию , определяются байтом 1 информации о свойствах МП-системы , которая является частью Структуры Указателя Переход ов . Чтобы система поддерживала конфигурацию , заданную по умолчанию , она должна поддерживать два проц ессора и отвечать еще ряду требований . Все го имеется 7 типов системы , задаваемых по у молчанию . В них задаются следующие поля :чи сло процессоров , тип использ у емых в системе шин ;тип контроллеро APIC ; варианты ;заложен а схема МП-системы . Функции BIOS в МП-систем е . В зависимости от многопроцессорных компонентов в МП-системе BIOS может име ть следующие дополнительные функции : 1. Перевод AP в "спящий " режим , так чт обы они не пытались исполнять те же коды BIOS, что и BSP. Это необходимо , поскольку коды BIOS обыч но не предназначены для мультиобработки . 2. Инициализация контроллеров APIC и других МП-комп онент . 3. Создание таблицы конфигурации МП-системы . Наличие такой спецификации позволит создавать рабочие станции высокого класса и серверы масштаба предприятия с хорошим отношением "цена /производительность " и с возмо жностью исполнения всех существующих программ для ПК , а также сформирует фундамент дл я программных пакетов для микроядерны х ОС МП-систем . Заключение Описанные параллельные матричные , конвейерные и некоторые другие м ногопроцессорные системы обеспечивают огромный п отенциальный рост производительности и вычислите льной мощности . Действительно , любой гра ф , узлами которого являются отдельные процессо ры , а дугами-непосредственные связи между ними , сейчас можно разместить в конкретной МП- системе . Кроме того , также упомянутые пирамидаль ные системы обладают сравнительно новой топол огией , которая представляет ся особенно по дходящей для обработки изображений , распознавания образов и машинного зрения . Это топология , при которой последовательно уменьшающиеся м атрицы объединяются в единую пирамидальную ст руктуру . Каждый слой пирамидальной системы мо жет достигать т а кой же потенциаль но высокой производительности обработки , как и сопоставимые по размерам матричные процессо ры , поскольку каждый ее слой в сущности и является матричным процессором . К тому же все слои пирамидальной системы могут работать одновременно . Важ но и то , что внутренняя древовидная топология пирамиды определяет возмож ность накопления и объединения информации по мере поэтапного преобразования изображения . Матричные , конвейерные и в особенности пирамидальные структуры обеспечивают увеличение произв одительности и вычислительной мощн ости на несколько порядков по сравнению с традиционными ЭВМ с одним ЦП . Они осо бенно пригодны для обработки изображений , рас познавания образов и в системах технического зрения . Они также хорошо соответствуют тр ебованиям т е хнологии СБИС благодаря своей регулярной микомодульной структуре . Касаясь открытых модульных информационно-из мерительно-управляющих систем , скажем , что в на чале 1994г . в США была образована Ассоциация пользователей , разработчиков и производителей аппарат уры РСИ . Появилось также пониман ие того , что РСИ обеспечит выполнение не только самых сложных расчетов в науке и высоких технологиях , но и позволит эк ономно и логически просто реализовать надежны е информационные сети , в частности , сети в самообучающихся с и стемах искусственн ого интеллекта . Хотя вариантов многопроцессорных ситем много , однако системы SMP в ближайшем будущем станут основными . Главным доводом , говорящим в пользу этого , являет ся низкая стоимость аппаратного расширения . Потенциальные возможно сти SMP начинают находить применение . Во-первых , уменьшаются габариты платформы . Во-вторы х , коммуникационные стандарты сделали доступными распределенные вычисления . Вычисления в архи тектуре "клиент-сервер " непосредственно используют возможности связанных с истем и разделяют рабочую нагрузку . В-третьих , независимое масштабирование архитектуры (т . е . без увеличения накладных расходов или необходимости переписывания приложений )является ключевым элементом поддержки как процесса-клиен та , так и процесса-сервера . В се эти элементы хорошо поддерживаются системами SMP . Кроме того , сетев ые операционные системы и прикладные программ ы для ПК получают возможность воспользоваться преимуществами аппаратного обеспечения для SMP . Компания Intel подготовила солидный плацдарм для этого , представив значительно обновле нный контроллер прерываний APIC , а главное разработав спецификацию МП-архитектуры и добившись ее популярности у своих ведущих партнеров-производителей ПК-серверов . Словом , основные тенденции развития мно гопроцессо рных систем медленно , но верно воплощаются в жизнь (режим on - line !) . Литература . 1. Сверхбольшие интег ральные схемы и современная обработка сигнало в ;под ред . С . Гуна , Х . Уайтхауса , Т . Кайлата . - М :Радио и с вязь , 1989г . -471с . 2. К . Эрглис "Открытые мо дульные м ногопроцессорные информационно-измерительно-управляющие с истемы "// Открытые системы . -1995г . -№ 2. с . 57-61. 3. Е . Ленгрен "Сетевые ОС для SMP - платформ "// Открытые системы . -1995г . -№ 2. с . 16-19. 4. А . А . Мячев "Спецификация многопроцессо рных сис тем компании Intel "//Открытые системы . -1995г . -№ 3. с . 56-63. 5. /Ассоциация польз ователей ОС UNIX / "Развит ие архитектур баз данных "//Открытые системы . -1995г . -№ 2. с . 4-11. 6. Применение интегра льных микросхем памяти ; под ред . А . Ю . Гордонов , А . А . Дерюги на . -М :Радио и связь , 1994г . -230с .
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
Власти Киева заявили, что Черноморский Флот не должен находиться на территории Украины. Власти Москвы обещали, что после 16 марта ЧФ не будет находиться на украинской территории.
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, курсовая по радиоэлектронике "Многопроцессорные системы", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru