Реферат: Матричные микропроцессоры - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Матричные микропроцессоры

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Архив Zip, 31 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

МАТРИЧНЫЕ МИКРОПРОЦЕССОРЫ Матричные микропроцессоры можно рассмот реть с двух сторон : на уровне тран зисторных матриц и матриц процессоров. Использование матриц при проектировании процессоров может быть двухсторонним : матрицы транзисторов для проектирования микропроцессоро в и матрицы микропроцессоров для проектирован ии п роцессорных систем. Использование матриц при построении пр оцессорных систем не ограничивается соединением процессоров по конвейерному принципу . Подобн ую архитектуру можно использовать также и при проектировании ИС с использованием тра нзисторных матриц , вы полненных по МОП-техн ологии . Рассмотрим оба варианта применения ма триц. ТРАНЗИСТОРНЫЕ МАТРИЦЫ Сокращение сроков проектирования микропроц ессоров и повышение надежности проектов требу ют применения соответствующих систем автоматизац ии проектирования . Одним и з самых перс пективных направлений в настоящее время счита ется подход к сквозной автоматизации проектир ования , называемой кремниевой компиляцией , позволя ющий исходное задание на проектирование - функ циональное описание , представленное на языке высокого уро в ня , преобразовать в т опологические чертежи . Кремниевые компиляторы исп ользуют в качестве базовых регулярные матричн ые структуры , хорошо приспособленные к технол огии СБИС . Большое распространение получили п рограммируемые логические матрицы (ПЛМ ) и их разли ч ные модификации . Они ориентир ованы на матричную реализацию двухуровневых ( И , ИЛИ ) логических структур , а также для оптимизации их параметров (площади , быстродейст вия ) известны различные методы . Реализация мно гоуровневых логических структур СБИС часто оп ир а ется на матричную топологию : в этом случае компиляторы генерируют топологию по ее матричному описанию. Транзисторные матрицы Особым стилем реализации топологии в заказных КМОП СБИС являются транзисторные матрицы . В лэйауте (англ . layout - де тальное геоме трическое описание всех слое в кристалла ) транзисторных матриц все p -транзисторы расп олагаются в верхней половине матрицы , а вс е n -транзис торы - в нижней . Транзисторные матрицы имеют регулярную структуру , которую составляют взаимо пересекающиеся столбцы и ст роки . В сто лбцах матрицы равномерно расположены полосы п оликремния , образующие взаимосвязанные затворы тр анзисторов . По другим полюсам транзисторы сое диняются друг с другом сегментами металлическ их линий , которые размещаются в строках ма трицы . Иногда , для того чтобы соеди нить сток и исток транзисторов , находящихся в различных строках , вводят короткие вертик альные диффузионные связи . В дальнейшем ТМ будет представляться абстрактным лэйаутом. Абстрактный лэйаут - схематический рисунок будущего кристалла , где прямоугольники обозначают транзисторы , вертикальные линии - поликр емниевые столбцы , горизонтальные - линии металла , штриховые - диффузионные связи , точки - места контактов , стрелки - места подключения транзисторов к линиям Gnd и Vdd . При переходе к послой ной топологии ст релки должны быть заменены полосками в ди ффузионном слое , по которому осуществляются с оединения между строками ТМ. На рис . 1.а представлена транзисторная схема , а на рис . 1.б - транзисторная матриц а , реализующая данную схему. Символическое предс тавление топологии транзисторных матриц. Одной из завершающих стадий получения топологии транзисторных матриц явл яется переход от символического лэйаута к топологическому описани ю схемы на уров не слоев . Символические лэйауты конструируются путем размещения символов не решетке , котор ая служит для создания топологии заданной схемы . Каждый символ представляет геометрию , которая может включать любое число масочны х уровней . Схемотехни к а транзисторных матриц позволяет использовать небольшое числ о различных символов , требуемых для описания лэйаута : N - n -канальный транзистор ; P - p -ка нальный транзистор ; + - надпересечение - металл над диффузией ; металл над поликремнием ; пересекающиеся верт икальный и горизонтальный металлы ; - ко нтакт (к поликремнию либо диффузии ); ! - p -ди ффузия ; - n -диффузия , л ибо по ликремний ; : - металл в вертикальном направлении ; - ме талл в горизонтальном направлении. Каждый символ транзистора соответствует транзистору минимального размера . Однако ширина канала м ожет увеличиваться многократным повторением символа . Только один символ “ + ” требуется для того , чтобы обозначить пересечение всех тре х уровней взаимосвязей : а именно , металл н ад диффузией , металл над поликремнием и пе ресекающийся вертикальный и горизонталь ный металлы . Символ контакта “ ” используется для того , чтоб ы определить контакт металла к поликремнию или диффузии . Символ “ ” используется для представления либо поликремниевых , либо n -диффузионных проводников . Символ для диффузии p -типа “ ! ” требуется для различия ее от диффузии n -типа , ко торая может существовать в том же столбце . Символы для металла “ : ” либо “-” обозначают вертикальные или гор изонтальные линии металла соответственно . На рис . 1.в . дано символьное представление лэйаута транзисторной матрицы , а на рис . 1.г . - з аключительный лэйаут. Если логическая схема построена на базе элементов , для которых нет транзисторны х описаний в библиотеках , то возникает сложная задача получения требуемых представл ений схемы , особенно , когда имеются дополнител ьные требования к параметрам - площади , быстрод ействию и т.д . Задача перехода от логическ ого описания комбинационной логики в о дном базисе к описанию в другом б азисе в настоящее время решается по неско льким направлениям. Глобальная оптимизация . Сначала осуществляетс я переход к системе дизъюнктивных нормальных форм (ДНФ ), которая обычно минимизируется , а затем представляется в виде многоуров невой логической сети , реализуемой в требуемо м базисе . Основная оптимизация ведется при построении многоуровневой сети - обычно это сеть в базисе И , ИЛИ , НЕ , а основным критерием сложности является критерий числа литералов (букв ) в символическом (а лгебраическом ) представлении булевых функций . Мето ды оптимизации опираются либо на функциональн ую декомпозицию , либо на факторизацию (поиск общих подвыражений ) в алгебраических скобочных представлениях функций , реализуемых схемой . З аключительный этап - р еализацию в тре буемом базисе принято называть технологическим отображением . Именно на этом этапе можно оценить максимальную задержку схемы - задержку вдоль критического пути . Предполагается , что в узлах схемы установлены базисные элеме нты. Локальная оптими зация . Замена одних базисных логических операторов другими осущест вляется путем анализа локальной области схемы . Поиск фрагментов и правила их замены другими может осуществляться с помощью экс пертной системы . Так , например , устроена систем а LSS . Подробно обзор многих методов опт имизации многоуровневых логических схем приведен в [0] . МАТРИЧНЫЕ ПРОЦЕССОРЫ Матричные процессоры наилучшим образом ориентированы на реализацию алгоритмов обработ ки упорядоченных (имеющих регулярную структуру ) массивов входных данных . Они появились в середине 70-х годов в виде устройств с фиксированной программой , которые могли б ыть подключены к универсальным ЭВМ ; но к настоящему времени в их программирования достигнута высокая степень гибкости . Зачастую матричные процессоры ис п ользуются в качестве вспомогательных процессоров , подключ енных к главной универсальной ЭВМ . В больш инстве матричных процессоров осуществляется обра ботка 32-х разрядных чисел с плавающей запя той со скоростью от 5000000 до 50000000 флопс . Как правило они сн а бжены быстродействующи ми портами данных , что дает возможность дл я непосредственного ввода данных без вмешател ьства главного процессора . Диапазон вариантов построения матричных процессоров лежит от од ноплатных блоков , которые вставляются в сущес твующие ЭВМ, до устройств , конструктивно оформленных в виде нескольких стоек , которые по существу представляют собой конвейерные суперЭВМ. Типичными видами применения матричных процессоров является обработка сейсмической и акустической информации , распознавание речи ; для этих видов обработки характерны такие операции , как быстрое преобразование Фурье , цифровая фильтрация и действия над матрицами . Для построения относительно небольших более экономичных в работе матричных про цессоров используются разрядно-модульные сек ц ии АЛУ в сочетании с векторным пр оцессором , основанном на основе биполярного С БИС-процессора с плавающей запятой. Вероятно , в будущем матричные процессор ы будут представлять собой матрицы процессоро в , служащие для увеличения производительности процессоров сверх пределов , установленных ш инной архитектурой. Для реализации обработки сигналов матр ицы МКМД могут быть организованы в виде систолических или волновых матриц . Систолическая матрица состоит из отдел ьных процессорных узлов , каждый из которых соеди нен с соседними посредством упоря доченной решетки . Большая часть процессорных элементов располагает одинаковыми наборами базов ых операций , и задача обработки сигнала ра спределяется в матричном процессоре по конвей ерному принципу . Процессоры работают синхр о нно , используя общий задающий ген ератор тактовых сигналов , поступающий на все элементы. В волновой матрице происходит распреде ление функций между процессорными элементами , как в систолической матрице , но в данном случае не имеет места общая синхронизаци я от задающего генератора . Управление ка ждым процессором организуется локально в соот ветствии с поступлением необходимых входных д анных от соответствующих соседних процессоров . Результирующая обрабатывающая волна распространяе тся по матрице по мере того , ка к обрабатываются входные данные , и затем результаты этой обработки передаются другим процессорам в матрице. АВТОМАТИЗАЦИЯ ПРОЕКТ ИРОВАНИЯ ЦИФРОВЫХ СБИС НА БАЗЕ МАТРИЦ ВАЙ НБЕРГЕРА И ТРАНЗИСТОРНЫХ МАТРИЦ Введение . Все большую долю в общем объеме ИС составляю т заказные цифровые ИС , выполненные в основном , по МОП-техноло гии . Сокращение сроков проектирования и повыш ение надежности проектов требуют применения с оответствующих систем автоматического проектирования . Одним из самых перспективных направлений в настоя щ ее время считается по дход к сквозной автоматизации проектирования , называемой кремниевой компиляцией , позволяющей ис ходное задание на проектирование - функциональное описание , представленное на языке программир ования высокого уровня , преобразовать в топол о гические чертежи . Кремниевые компиля торы используют в качестве базовых регулярные матричные структуры , хорошо приспособленные к технологии СБИС. Большое распространение получили програ ммируемые логические матрицы (ПЛМ ) и их ра зличные модификации . Они ориен тированы на матричную реализацию двухуровневых (И , ИЛИ ) логических структур , а также для оптимизаци и их параметров (площади , быстродействия ) извес тны различные методы . Заключительный этап - реализацию в требуем ом базисе принято называть технологическим от ображением . Именно на этом этапе можно оценить максимальную задержку схемы - задержк у вдоль критического пути . Предполагается , что в узлах схемы установлены базисные элеме нты. Локальная оптимизация . Замена одних базис ных логических операторов другими осуще ст вляется путем анализа локальной области схемы . Поиск фрагментов и правила их замены другими может осуществляться с помощью экс периментальной системы . Так , например , устроена система LSS . Оптимизация МВ на логическом уровне представляет более простую за дачу . На этом этапе обычно минимизируется число операторов f = k 1 V ... V kl - по существу число с толбцов МВ . Минимизация числа строк происходи т на этапе топологического проектирования . Подробно обзор многих методов оптимиза ции многоуровневых логических схем приведен а в [ 4 ] . Заключая да нный раздел , можно сказать , что актуальной проблемой является проблема разработки методов оптимизации многоуровневых структур с учетом последующей базовой топологической реализации . Проблема осложняется тем , что нужно выраб отать еще соответствующие критерии оптими зации . Если для ПЛМ критерий минимальности числа термов адекватен сложности последующей топологической реализации , то для МВ и , особенно для ТМ , типичной дилеммой при мин имизации площади является следующая - провес т и дополнительную связь , либо уста новить дополнительный элемент . Может оказаться так , что сильная связность схемы может быть неприемлемой из-за больших затрат площад и кристалла под соединения элементов . Заключение . В обзоре представлены основ ные подходы к проектированию структур з аказных цифровых СБИС на базе основных мо делей матриц Вайнбергера и транзисторных матр иц . Модификация основной модели МВ , когда снимаются требования подключения каждого столб ца к линии “ земли ” ; реализация каждой переменной тольк о в одной стоке матрицы ; невозможности дублирования линий “ з емли ” и н агрузки ; приво дит к новым формальным постановкам задач оптимизации параметров МВ , хотя и для осно вной модели не все проблемы решены - откры та , например , проблема синтеза МВ с заданн ым быс тродействием . Таким образом , важнейшими проблемами , ре шаемыми в настоящее время для МВ и ТМ , являются проблемы разработки формальных мет одов синтеза , которые позволяли бы гибко о птимизировать такие характеристики , как площадь , быстродействие , габариты , э лектрические пар аметры схем . Данные проблемы в настоящее в ремя актуальны не только для МВ и ТМ - подобные проблемы находятся в центре вн имания разработчиков САПР заказных цифровых С БИС и применительно к другим базовым стру ктурам. Матричные процессоры Ма тричные процессоры на илучшим образом ориентированы на реализацию а лгоритмов обработки упорядоченных (имеющих регуля рную структуру ) массивов входных данных . Они появились в середине 70-ых годов в виде устройств с фиксированной программой , которы е могли быт ь подключены к униве рсальным ЭВМ ; но к настоящему времени в их прог раммировании достигнута высокая степень гибкости . Зачастую матричные процессоры используются в качестве вспомогательных процессоров , подключае мых к главной универсальной ЭВМ . В большин стве м атричных процессоров осуществляется обработка 32 разрядных циклов с плавающей за пятой со скоростью от 5000000 до 50000000 флопс . Как правило , они снабжены быстродействующими портам и данных , что дает возможность для непосре дственного ввода данных без вмеша т ельства главного процессора . Диапазон вар иантов построения матричных процессоров лежит от одноплатных блоков , которые вставляются в существующие ЭВМ до устройств , конструктивн о оформленных в виде нескольких стоек , кот орые по существу представляют собой ко н вейерные суперЭВМ. Типичными видами применения матричных процессоров является обработка сейсмической и акустической информации , распознавание речи ; для этих ви дов обработки характерны такие операции , как быстрое преобразование Фурье , цифровая фильт рация и действия над матрицами . Для построения относительно небольших более экономич ных в работе матричных процессоров используют ся разрядно-модульные секции АПУ в сочетании с векторным процессором , реализованным на основе биполярного СБИС-процессора с плавающей запятой. Вероятно , в будущем матричные процессор ы будут представлять собой матрицы процессоро в , служащие для увеличения производительности процессоров сверх пределов , установленных шинной архитектурой. Главным архитектурным различием между традиционными ЭВМ , предназначенными для обра ботки научной и коммерческой информации , явля ется то , что последние (мини -, супермини -, ун иверсальные и мега-универсальные ЭВМ ) имеют гл авным образом скалярную архитектуру , а машины для научных расчетов (супер -, минисупер-ЭВМ и матричные процессоры ) - векторную . Скалярная ЭВМ (рис . 1.) имеет традиционную фон- неймановскую , то есть SISD -организацию , для которой характ ерно наличие одной шины данных и последов ательное выполнение обработки одиночных элементо в данных . Векторная машин а (рис . 2.) имеет в своем составе раздельные векторные про цессоры или конвейеры , и одна команда выпо лняется в ней над несколькими элементами данных (векторами ) Векторные архитектуры - это в основном архитектуры типа SISD , но некоторые из них могут относит ься к классу MIMD . Векторная обработка ув еличивает производительность процессорных элементов , но не требует наличия полного параллелиз ма в ходе обработки задачи. Для реализации обработки сигналов матр ицы МЛМД могут быть реализованы в виде систолических ил и волновых матриц. Систолическая матрица состоит из отдел ьных процессорных узлов , каждый из которых соединен с соседним посредством упорядоченной решетки . Большая часть процессорных элементо в располагает одинаковыми наборами базовых оп ераций , и задача обр аботки сигнала рас пределяется в матричном процессоре по конвейе рному принципу . Процессоры работают синхронно , используя общий задающий генератор тактовых сигналов , поступающий на все элементы. В волновой матрице происходит распреде ление функций между проц ессорными элемент ами , как в систолической матрице , но в данном случае не имеет места общая синхро низация от задающего генератора . Управление к аждым процессором организуется локально в соо тветствии с поступлением необходимых входных данных от соответствующ и х соседних процессоров . Результирующая обрабатывающая волна распространяется по матрице по мере того , как обрабатываются входные данные , и затем результаты этой обработки передаются другим процессорам в матрице. МКМД (множественный поток команд , множес тве нный поток данных .) Множественный поток команд предполагает наличие нескольких проце ссорных узлов и , следовательно , нескольких пот оков данных . Примерами такой архитектуры явля ются мультипроцессорные матрицы. Транспьютер Inmos Т 414 предназначен для построе ния МКМД структур ; для обмена информацией с со седними процессорами в нем предусмотрены четы ре быстродействующие последовательных канала свя зи . Имеется встроенная память большой емкости , которая может быть подключена к интерфей су шины памяти . Разрядность ме стной па мяти каждого транспьютера наращивает разрядность памяти системы ; таким образом , полная раз рядность памяти пропорциональна количеству транс пьютеров в системе . Суммарная производительность также возрастает прямо пропорционально числу входящих в сист е му транспьютеров. В дополнение к параллельной обработке , реализуемой транспьютерами , предусмотрены специа льные команды для разделения процессорного вр емени между одновременными процессорами и обм ена информацией между процессорами . Хотя прог раммирование тр анспьютеров может выполняться на обычных языках высокого уровня , для повышения эффективности параллельной обработки был разработан специальный язык Okkam . Транзисторные матрицы (ТМ ) являются одно й из популярных структур для проектирования топологии макроэ лементов заказных цифров ых СБИС , выполняемых по КМОП-технологии , ТМ имеют регулярную матричную топологию , получение которой может быть автоматизировано , что привлекает к ним разработчиков кремниевых ком пиляторов . Известные методы проектирования ТМ ориенти р ованы на минимизацию площади кристалла , занимаемую информационными транзистор ами , и оставляет в стороне вопрос о ми нимизации площади , требуемой для разводки шин “земли” ( Gnd ) и “ питания” ( Vdd ) . В данной статье предлагается метод минимизации числа шин Gnd и Vdd в ТМ , посл е того , как ее площадь была минимизирована с помощью методов [ 4,5 ] . Структура ТМ. В лэйауте (англ . layout - де тальное геометрическое описание всех слоев кр исталла ) транзисторных матриц все p -транзисторы расп олагаются в верхней половине матр ицы , а все n -транзисторы - в нижней . Транзисторные матрицы и меют регулярную структуру , которую составляют взаимопересекающиеся столбцы и строки . В стол бцах матрицы равномерно расположены полосы по ликремния , образующие взаимосвязанные затворы тра нзисторов . По другим полюсам транзисторы соединяются друг с другом сегментами метал лических линий , которые размещаются в строках матрицы . Иногда , для того чтобы соединить сток и исток транзисторов , находящихся в различных строках , вводят короткие вертикаль ные диффуз и онные связи . В дальнейш ем ТМ будет представляться абстрактным лэйаут ом. Абстрактный лэйаут - схематический рисунок будущего кристалла , где прямоугольники обозн ачают транзисторы , вертикальные линии - поликремние вые столбцы , горизонтальные - линии металла , штриховые - диффузионные связи , точки - мест а контактов , стрелки - места подключения транзи сторов к линиям Gnd и Vdd . При переходе к послойной топологии стрелки должны быть заменены полосками в диффузион ном слое , по которому осуществляются соединен ия между строками ТМ . Очевидно , что п одведению вертикальных связей к линиям Gnd , Vdd могут препятс твовать транзис торы , расположенные в других строках транзист орной матрицы , либо расположенные в тех же столбцах диффузионные связи между строками (горизонтальные лини и металла не явля ются препятствием ). В следствие этого приходит ся размещать несколько линий Gnd в n -части ТМ и несколько линий Vdd в p -части ТМ . Воз никает задача минимизации числа этих линий . Будем рассматривать ее только для n -части ТМ , зад ача минимизации числа линий Vdd для p -части ТМ реш ается аналогичным образом. Пример абстрактного лэйаута для КМОП-сх емы (рис . 1.а .) показан на рис . 1.б. Формализация задачи. Пусть транзисторная матрица размером n на m задана абстрактным лэйаутом . Представим последний т роичной матрицей S размером n на 2 m , поставим ее строки в соответствие строкам ТМ , а пар ы соседних столбцов - столбцам ТМ . Таким об разом , каждый элемент матрицы S представляет н екоторую позицию лэйаута и получает значение 1, если там стоит стрелка , значени е 0 - если там не показан ни транзистор , ни диффузионная связь , и значение * - в остальн ых случаях . Легко видеть , что значение * сви детельствует о невозможности проведения через данную точку диффузионной связи от стока некоторого транзистора к линии Gnd .
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
Здравствуйте, дорогая редакция!
Пишет вам Наташа из станицы Сидоровская Краснодарского края. У меня грудь 4-го размера, и мужики из райцентра через поле ходят пощупать...
Что делать? Помогите, как бы озимые не вытоптали!..
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru