Реферат: Выбор логической структуры процессора - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Выбор логической структуры процессора

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Архив Zip, 24 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

ТЕХНИЧЕСКОЕ ЗАДАНИЕ. 1. Выбрать логическую структуру процессор а (состав устройств, их функции и принципы взаимодействия ), исходя из принципов работы ЭВМ Единой системы (ЭВМ общего наз начения ). 2. Обосновать выбор технических параметро в пр оцессора с целью обеспечения достижения заданного значени я производительности - производительность П = млн.оп /с ): - машинный такт Т = 10-100 нс ; - цикл локальной памяти Тл = 10-100 нс ; - время в ыборки из основной п амяти Тп = 100-1000 нс. 3. Разработать временные диаграммы и о пределить длительность выполнения основных команд процессора. 4. Оптимизировать технико-экономические параме тры процессора для достижен ия максимальной его эффек тивности : максимальной производительности при минимальной стоим ости устройства , исходя из объема оборудования устройства (количеств о используемых элементов ) или объема памяти , статистики использ ования памяти и следующего соотношения : стоимость элементов устройст ва обратно пропорциональна техническим параметрам. В В Е Д Е Н И Е Центральный процессор выполняет основну ю работу по преобразованию данн ых в вычислите льной системе и , кроме того, осуществляет в ней функции автоматиз ированного управления в соответствии с алгоритмами управляющей программы операционной системы . В частности , центральный про цессор взаимодействует с каналами ввода-вывода , запуская операции ввода-вывода и получая информацию о результатах их выполнени я , а также о состоянии системы ввода-вывода. Центральный процессор - это устройство , обеспечивающее обработку дан ных по заданнной программе . Центральный процессор производит следующие основные виды операций : вып олнение команд , прерывание, сброс , регистрацию состояния (запись и нформации о состоянии вычислительной системы в целом или ее отд ельных компонентов в определенные области основной памяти ). Программу и обрабатываемые по ней данные процессор выбирает из основной (оперативной ) памяти. Процессор включает в себя , в бол ьшенстве случаев , одно или несколько операционных (или арифмети ческо-логических устройств ), устройство управления , локальную память , средства контроля и диагностики. Арифметически-логическое устройство (АЛУ ) выполняет операции преобразования данных . Оно включ а ет в себя один или несколько сумматоров и регистры для хранения промежуточных данных и результатов преобразований. Арифметическо-логическое устройство может быть расширино специализированными операционными устройства ми : сд вигателем , быстрым умножителем , десятичным сумматором , конвер тером и др. Устройство управления (УУ ) - автомат у правляющий процессами передачи и обработки информации в процессоре . Это устройство принимает команды и формирует п оследовательность управляющих сигналов , проверяет и т.п . Оно вход ит в работы функциональных узлов путем выдачи синхронизирующих и управ ляющего сигналов. В составе процессора может находитс я локальная память различного фун кционального назначени я : рабочие регистры , РОН, регистры указатели , управляющие регистры , регистры служебных слов и т.п . Служебная память может использова ться для буферизации данных и команд , хранения таблиц преобразования адреса , к лючей защиты и др. Процессор может включать в себя набор специальных системных средств : службу времени (сут очные часы , таймер и т.п .), средства межпроцессорной связи , пульт управления системой и др. Средства конто ля и диагностики позволяют обнаруживать и устранять неисправности без потери пр оизводитетьности процессора. ЛОГИЧЕСКАЯ СТРУКТУРА ПРОЦЕССОРА. Процессор выполняет программу , выбираему ю из основной (операти вной ) памяти , в нескольно этапов : выборка команды , распаковка команды и выборка операндов , выполнен ие операции и запись результатов в основную память , а , при необходи мости , и обработку прерывания, изменение состояния процессора или си с темы в целом. Логическую структуру ЦП (рис .1) включа ет ряд функциональных средств : средства обработки , средства управления системой и программой , локальная память , средства управления каналами и основной памятью , системные средства. Средства обработки обеспечивают выполне ние операций с фиксированной и плавающей запятой , оп ераций с десятичными данными и полями переменной длины . Локальная п амять состоит из регистров общего назначения и регистр ов с плав ающей точкой , а также управляющих регистров. Средства управления каналами обеспечива ют хранение данных (буфер данных канала ), подготовленных к передаче или принятых из канала , а также управление приоритетн ыми доступам обрабатывающей подсистемы через канал ввода /выводда к перефирийному оборудованию. Центральный процессор ЕС ЭВМ включа ет в себя следующие базовые средства принципов работы ЕС ЭВМ : - локальная память : регистры о бщег о назначения (16х 32 р ), регистры плавающей запятой (4х 64 р ), управляющие регистры (16х 32 р ); - полный набор команд : команды арифмет ики с фиксированной и плавающей запятой , команды десятичная арифметика ; - системные средства : прямое управле ние , интервальный таймер, часы , компаратор , защита памяти , средст во условного обмена и т.д. Для хранения текущей информации обр абатываемой программы в центральном процессоре имеется локальная память : 16 регистров общего назначения , 4 регистра (для операндов ) с плавающей точкой (по 64 двоичных разряда ). Процессор также исп ользует область основной памяти , которая является постоянно ра спределенной областью процессора для хранения управляющей информации , информации прерывания и контроля. Центральный процессор может обращаться за информацией к 16 общим регистрам , имеющие нумерацию от 0 до 15. Они могут быть использованы для хранения индекса в опер ациях над адресами , как накапливающие регистры в арифметических операциях с фиксированной точкой и в логических операциях . В общий регистр можно поместить одно слово (32 байта ). Регистры общего назначения идентифициру ютс я числами от 0 до 15 и задаются в команде с помощью чет ырех битового поля R1. Два смежных общих регистра (четный и с ледующей нечетный ) могут использоваться для хранения одного оп еранда размером 8 байт. В операционной а рифметике с плавающей точкой используются 4 специализированных регистра емкостью 8 бай т каждый . Они идентифицируются номерами 0, 2, 4 и 6. Каждый из них может содержать короткое (32-битовое ) или длинное (64-битов ое ) число в формате с плавающей точкой . В операциях арифмет ики с плавающей точкой расширенной точности для 128-битовых чи сел используются пары регистров с плавающей точкой 0-2 и 4-6. К средствам управления памятью отно сятся буферная память, память ключей , защита и средст ва управления доступом к основной памяти. К системным средствам относятся сре дства службы времени : часы астрономического времени , таймер и компаратор. Интервальный таймер использует ся для отчета времени суток и интервалов времени . Обращение к интер вальному таймеру для записи или чтения его значение может осуществлят ься любой командой , в которой предусмотрено обращение к основной па мяти. Компаратор ис пользуется для про граммной привязки процессов к определенному моменту времени. Для приближенной оценки производительно сти процессора будем использовать ограниченный набор форматов команд и операндов. Форматы команд : ---------T----T----¬ ¦ КОП ¦ R1 ¦ R2 ¦ Формат регистр -регистр (RR) L--------+----+----- 0 15 ---------T----T----T----T------------¬ ¦ КОП ¦ R1 ¦ Х 2 ¦ В 2 ¦ D2 ¦ Формат регистр- память (RХ ) L--------+----+----+----+------------- 0 31 КОП - код операции ; R1 - регистр первого операнда ; R2 - регистр первого операнда ; Х 2 - регистр индекса ; В 2 - ре гистр базы ; D2 - смещение адреса. Форматы операндов : ---T---------------¬ ¦Зн¦ ¦ Короткий операнд с фик сированной запятой L--+---------------- 0 15 ---T---------------------------------¬ ¦Зн¦ ¦ Нормальный операнд L--+---------------------------------- с фиксированной запятой 0 31 ---T-------T--------- ----------------¬ ¦Зн¦Порядок¦ Мантисса (24 разряда ) ¦ Кор откий операнд с L--+-------+-------------------------- плавающей запятой 0 7 8 31 ---T-------T-------------------------- - - - -----¬ ¦Зн¦Порядок¦ Мантисса (56 разрядов ) ¦ Длинный операнд с L--+-------+-------------------------- - - - ------ плавающей запятой 0 7 8 63 Зн - разряд знака числа (мантиссы ). ----------------¬ --------------¬ -------------¬ --------------¬ ¦ Часы суточные ¦ ¦ Управляющие ¦ ¦ Регистры ¦ ¦ Регистры ¦ +---------------+ ¦ регистры ¦ ¦ общего ¦ ¦ с плавающей ¦ ¦ Компаратор ¦ ¦ 16х 32 ¦ ¦ назначения ¦ ¦ точкой ¦ +---------------+ ¦ разряда ¦ ¦ 16х 32 ¦ ¦ 4х 64 ¦ ¦ Таймер ¦ +-------------+ ¦ разряда ¦ ¦ разряда ¦ +---------------+ ¦ РССП ¦ L------------- L-------------- ¦ Таймер ¦ L-------------- ¦ ¦ ¦ интервальный ¦ ¦ ¦ ¦ L---------------- г ======- ¦ ¦ ¦ г ======= ====¦ г ===================¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ------------------------¬ ------------------------------------¬ ¦ Средства управления ¦ ¦ Сред ства обработки ¦ +-----------T-----------+ +------------T----------T-----------+ ¦ Управление¦Управление ¦ ¦ Операции с ¦Операции с¦Операции ¦ ¦ системой ¦программой ¦ -T-¦ фикси рован-¦плавающей ¦десятичной ¦ L-----------+--------- --- ¦ ¦ ной точкой ¦точкой ¦арифметики ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦и полей пе-¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦р еменной ¦ ¦ ¦ ¦ ¦ --- ¦ ¦ ¦дли ны ¦ ¦ ¦ L-----------+---+-¬ L------------+----------+------------ ¦ L---------¬ ¦ ===+=+====================¦ г ============= -------------¬ ¦ ¦ ¦ L--------------------+--+------------- ¦ Пульт ¦ ¦ ¦ L--------¬ ¦ ¦ ¦ управления ¦ ¦ ¦ ------+--------T----------T----------¬ L------------- ¦ ¦ ¦ Средства ¦ Средства ¦ Средства ¦ ¦ ¦ ¦ динамического¦ коррекции¦ защиты ¦ ¦ ¦ ¦ преобразова - ¦ ошибок ¦ памяти ¦ ---------¬ ¦ ния адреса ¦ ¦ ¦ ¦ Каналы ¦ +--------------+----------+----------+ ¦ ввода - ¦ ¦ Основная память ¦ ¦ вывода ¦ ¦ ¦ L--------- L------------------------------------- Рис 1. Логическая схема процессора. ВЫБОР СТРУКТУРЫ ПРОЦЕССОРА. Выбор структуры процессора определяется двумя факторами : достижение заданной производительности п ри минимальных затратах оборудования. Известны следующие способы повыш ения производительности процессра : 1) совмешение отдельных этапов выполнения последовательно выбираемых команд и этапов выполнения операций ; 2) предвыборка и буферизация команд и операндов ; 3) введение неск ольких операционных устройств ; 4) выбор алгоритмов ускоренного выполнени я операций ; 5) специализация операционных устройств ; 6) введение в структуру буферной памят и (кэш-память ); 7) повышение уровня системы к оманд (спецоперации ). Каждый способ влечет за собой ув еличение обьема оборудования , а значит и увеличение стоимости процесс ора и , следовательно , снижение его эффективности , поэтому необходимо оценивать целесообразность испо льзования каждого способа с учетом затрат оборудования. На рис .2 показаны временные диаграм мы выполнения команды с разбиением на этапы выполнения : ВК - выборка команды ; РК - распаковка команды ; АО - вычисление адреса операнд а ; ВО - выборка операнда ; ОП - выполнение операции ; ЗР - запись результата . При этом отдельные этапы (РК , АО ) могут быть выполнены за один такт , все другие этапы могут потребовать для своего выполнен ия нескольких тактов . Совмещение может выполняться только для этапов одинаковой длины ; для случая, когда длительность совмещаемых этапов различна , длительность выполнения этапа выбирается по самому большому времени выполнения. Совмещение не может быть выполнено для взаимозависимых команд , так как выполнение следующей команды зави сит от результата предыдущей операции : операция перехода или испол ьзование результата как операнда следующей операции. Время выполнения выполнения команд ы процессором , при наличии совмещения , определяется выражением : Ткт = (N-Nc+1), где Ткт - время выполнения команды (тактов ); N - количество тактов выполнения команды ; Nc - количест во совмещенных тактов. Таким образом производительность процес сора определяется как количеством тактов выполнения каждой команды и временем перехода команд , так и количеством уровней совмещения обработки команд. Метод совмещения выполнения команд обеспечивает увеличение пропускной способности устройств и пр и этом не изменяет время обработки отдельной команды . Поэтому , если среди команд встречаются зависимые , то пропускная способность процессора сни жается на величину определенную характером зависимости совм ещаемых команд . Зависимость команд как бы уменьшает число уро вней совмещения , а следовательно , и пропускную способность процессора. Следует учитывать , что совмещен и е выполнения команд увеличивает объем оборудования и усложняет схемы управления тем сильнее , чем больше число уровней совмещения. При выборе структуры процессора с совмещением выполнения команд должно быть определено : - количество независимых исполнительн ых блоков ; - структура и алгоритмы работы исполн ительных блоков ; - организация выполнения команд передачи управления ; - организация внутренней памяти процессор а ; - степень совместного использования оборудования процессора в разных режимах обработки и управлен ия. На рис .3 представлена структурная схе ма процессора с полным совмещением выполнения команд . Блок в ыборки команд (БВК ) соде ржит собственный сумматор для вычисления а дреса операнда . Буферы команд предназначены для хранения последователь ности исполняемых команд , в том числе по двум альтернативным направлениям для быстрого перехода. Блок выборки операн дов имеет раздельные регистры адреса и опреранда, что позволяет совмещать запрос на выборку и прием предыдущего операнда . Буферная память операндов х ранит последовательность операндов и коды операций последовате льно исполняемых команд. Арифметико-логическое устройство (АЛУ ) имее т регистры на входе и выходе основного сумматора , что позво ляет подавать новые операнды одновременно с записью результата пре дыдущей операции. Сверхоперативная буферная память поз воляет сократить время обращения к основной памяти до 2-х машинных тактов. Критерием эффективности структурного по строения процессора для всех моделей ЕС ЭВМ является отно шение производительности к стоимости , т.е . достижени е заданной производительности при наименьших затратах оборудования . Технико-экономическая эффективность может быть определена следующим образом : Р = Пр /Ср (ком /с *руб ), где Пр - реальная производительность пар оцессора (млн.ком /с ); Ср - стоимость процессора (млн.руб ). В расчетах Ср учитываются только основные устройства , указанные в структуре . Проработка устройства уп равления не производилась. а ) выполнение одиноч ной команды : Тк = Твк +Тво +Топ +Тзр +2*Тм ВК РК АО ВО ОП ЗР ¦ ----+----+----+----¦ ====¦----¦ N такта : 1 2 3 4 5 6 б ) выполнения команд с частичным совмещением : Команды : Тк = Твк +Тво +Т оп +Тзр ВК РК АО ВО ОП ЗР N ¦ ----+----+----+----¦ ====¦----¦ ¦ ¦ ¦ ¦ ¦ ВК РК АО ВО ОП ЗР N+1 ¦ ¦ ¦ ¦ ¦ ----+----+----+----¦ ====¦-- --¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ВК РК АО ВО N+2 ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ----+----+----+----¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ N такта : 1 2 3 4 5 6 7 8 9 10 11 12 в ) выполнение команд в режиме по лного совмещения : Команды : Тк = Топ ВК РК АО ВО ОП ЗР N ¦ ----+----+----+----¦ ====¦ ----¦ ¦ ¦ ВК ¦ РК ¦ АО ¦ ВО ¦ ОП ¦ ЗР N+1 ¦ ¦ ----+----+----+----¦ ====¦----¦ ¦ ¦ ¦ ВК ¦ РК ¦ АО ¦ ВО ¦ ОП ¦ ЗР N+2 ¦ ¦ ¦ ----+----+----+----¦ ====¦----¦ ¦ ¦ ¦ ¦ ВК ¦ РК ¦ АО ¦ ВО ¦ ОП ¦ ЗР N+3 ¦ ¦ ¦ ¦ ----+----+----+----¦ ====¦----¦ ¦ ¦ ¦ ¦ ¦ ВК ¦ РК ¦ АО ¦ ВО ¦ ОП ¦ ЗР N+4 ¦ ¦ ¦ ¦ ¦ ----+----+----+----¦ ====¦----¦ ¦ ¦ ¦ ¦ ¦ ¦ ВК ¦ РК ¦ АО ¦ ВО ¦ ОП ¦ ЗР N+5 ¦ ¦ ¦ ¦ ¦ ¦ ----+----+----+----¦ ====¦ ----¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ N такта : 1 2 3 4 5 6 7 8 9 10 11 Рис .2. Принципы совмещения выполнен ия команд. Команды от ОП Буферы ------------T--------------¬ ------------- команд ---+--¬ ---+--¬ ----+-------+----¬ +-----+ +-----+ ¦Сверхоперативная +------- +-----+ +-----+ ¦буферная память ¦ к ОП +-----+ +-----+ ¦ (кэш-память ) +--T---- L--T--- L--T--- L--- T------------- ¦ - - - - - -¦ - - - - - -¦ - - - - - ¬ ¦ Операнды ¦ --------+-----------+-------¬ ¦ ----------¬ ¦ ---+--+ Регистр команд +--+---+--+Локальная¦ ¦ ¦ L-------T-------------------- ¦ ¦ память ¦ ¦ ¦ ¦ ¦ ¦ ¦ L--T----T-- ¦ ¦ БВК ¦ ---------------+-----+ ¦ ¦ ¦ ¦ ------+---- ----+------ ¦ ¦ ¦ ¦ ¦ ¦ Адресный сумматор ¦ ¦ ¦ ¦ ¦ ¦ ----------T---------- ¦ ¦ ¦ ¦ ¦ ¦ L - - - - - - - -¦ - - - - - - - - - ¦ ¦ ¦ ¦ ¦ +-- ------------------+------ ¦ ¦ ¦ - - - - - - - - -¦ - - - - - - - - ¬ ¦ ¦ ¦ ¦ --------------+-------------¬ ¦ ¦ ¦ ¦ ¦ ¦ Регистр адреса ¦ ¦ ¦ ¦ ¦ ¦ L-------------T-------------- ¦ ¦ ¦ ¦ ¦ L----------------+---+----------+----- ¦ БВО ---------------------+ -----+ ¦ ¦ ¦ ¦ --+-----+-¬ ¦ ¦ --------------+-------------¬ ¦Буферная ¦ ¦ ¦ ¦ ¦ Регистр операнда ¦ ¦ ¦ память ¦ ¦ ¦ L-------------T-------------- ¦операндов¦ ¦ ¦ L - - - - - - - -¦ - - - - - - - - - L-T---- ---- ¦ ¦ +--------------------- ¦ ¦ - - - - - - - - -¦ - - - - - - - - ¬ ¦ ¦ ------+-----¬ ----------------------+ ¦ ¦ --------+---¬ -----+---+--¬ ¦ ¦ ¦ ¦ Регистр 1 ¦ ¦ Регистр 2 ¦ ¦ ¦ ¦ L-------T---- L----T------- ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ -------+---- ----+------- ¦ ¦ L-------- Сумматор ¦ ¦ ----------T----------- ¦ ¦ ----------+----------¬ ¦ ¦ АЛУ ¦ Регистр результата +-- ---+--------------- L--------------------- L - - - - - - - - - - - - - - - - - Рис .3. Структурная схема процессора с совмещением выполнения команд. ВЫБОР АЛГОРИТМА И ВРЕМЕН НЫХ ДИАГРАМ ВЫПОЛНЕНИЯ ОСНОВНЫХ ОПЕРАЦИЙ. Оценим длительность основных операций , имеющих наибольшую встречаемость (вес ) и потому определяю щих производительность процессора (табл .2). Будем делать оценку времени выполнения (Т ) команды в количестве машинных тактов (Тм ). 1) Загрузка (регистр-регистр ): ---------T----T----¬ ¦ КОП ¦ R1 ¦ R2 ¦ L R1,R2 (R2) = (R1) L--------+----+----- 0 15 По команде LR производится выборка из регистра второго операнда и запоминание полученного значения в регистре первого операнда , с одновременным уничтожением его исходного содержимого. RK BO ЗР Т = 3*Тм L----+----+----- Т = 2) Загрузка (память-регистр ): ---------T----T----T----T------------¬ ¦ КОП ¦ R1 ¦ Х 2 ¦ В 2 ¦ D2 ¦ L R1,D2(X2,B2) L--------+----+----+----+------------- D2+(X2)+(B2) =(R1) 0 31 Команда L производит пересылку полного слова по адресу D2+(X2)+(B2) из основной памяти в регистр о бщего назначения R1. Р K АО BO ЗР Т = 4*Тм + Тп L----+----+----+----- Т = 3) Запоминание (регистр-память ): ---------T----T----T----T------------¬ ¦ КОП ¦ R1 ¦ Х 2 ¦ В 2 ¦ D2 ¦ ST R1,D2(X2,B2) L--------+----+---- +----+------------- D2+(X2)+(B2) =(R1) 0 31 По команде ST содержимое регистра обще го регистра R1 помещается в основную память по адресу , котор ой определяется как D2+(X2)+(B2). РК ВО ЗР Т = 3*Тм + Тп L----+----+----- Т = 4) Сложение /вычитание , фиксированная запят ая (регистр-регистр ): ---------T----T----¬ ¦ КОП ¦ R1 ¦ R2 ¦ AR R1,R2 (R1)+(R2) = (R1) L--------+----+----- 0 15 При выполнение команды AR содержимое р егистра R1 складывается с содержимым регистра R2 и результат поме щается в R1. При в ыполнение SR от содержимого регистра R1 вычитается содер- жимое регистра R2 и результат заносится в R1. РК ВО ОП ЗР L----+----+----+----- Т = 4*Тм ; Т = 5) Сложение /вычитание , фиксированная запя тая (регистр-память ): ---------T----T----T----T------------¬ ¦ КОП ¦ R1 ¦ Х 2 ¦ В 2 ¦ D2 ¦ A R1,D2(X2,B2) L--------+----+----+----+------------- (R1)+ D2+(X2)+(B2) =(R1) 0 31 По команде A содержимое первого опера нда , считываемого из R1, складывается с содержимым второго опе ранда , находящегося в памяти по адресу D2+(B2)+(X2). Результат помещается в R1. РК АО ВО ОП ЗР Т = 5* Тм + Тп L----+----+----+----+----- Т = 6) Сложение /вычитание , плавающая запятая (регистр-регистр ): ---------T----T----¬ ¦ КОП ¦ FPR1¦ FPR2¦ AER R1,R2 (FPR1)+(FPR2) = (FPR1) L--------+----+----- 0 15 При выполнении команды AER содержимое регистра плавающей запятой FPR1 складывается с содержимым регистра FPR2 в следующей последовате- льности : сравниваются (СП ) и выравни ваются порядки (ВП ),отрицательный операнд преобразуется в дополнительный код (ДК ), результат операции (ОП ) нормализуется (НР ) и записывается в FPR1. При выполнении SER из содержимого регистра FPR1 в той же по следовательности вычитается содержимое регистра FPR2, результат нормализу ется и заносится в FPR1. РК ВО СП ВП ДК ОП НР ЗР Т = 8*Тм L----+----+----+----+----+----+----+----- Т = 7) Сложение /вычитание : плавающая запята я , регистр-память ---------T----T----T----T------------¬ ¦ КОП ¦ R1 ¦ Х 2 ¦ В 2 ¦ D2 ¦ AE R1,D2(X2,B2) L--------+----+----+----+-------------(R1)+ D2+(X2)+(B2) =(R1) 0 31 По команде AE содержимое первого опера нда , считываемого из регистра с плавающей запятой PPR1, суммир уется , в указанном выше порядке , с содержимым второго операнд а , находящегося в памяти по адресу D2+(B2)+(X2). Рез ультат заносится в FPR1. РК АО ВО СП ВП ДК ОП НР ЗР Т = 9*Тм + Тп L----+----+----+----+----+----+----+----+----- [* конец страницы *] Т = 8) Умножение , фиксирова нная запятая (регистр-регистр ): ---------T----T----¬ ¦ КОП ¦ R1 ¦ R2 ¦ М R R1,R2 (R1+1)*(R2) = (R1) L--------+----+----- 0 15 Сомножители (слово ) находятся в регис трах R2 и R1+1. По команде MR сомножители перемножаются и результат (двойное слово ) заносится в R1 и следующий за ним регистр , обозн ачаемый как R1+1. Используется алгоритм умножения одновременно на 2 р азряда множимого . Принимается со отношение коротких и длинных операндов : 80% и 20%. РК ВО ОП ЗР Т = 10*Тм *0.8+19*Тм *0.2 L----+----+-----------+----- Т = 9) Умножение , плавающая запятая (регистр-рег истр ): --------- T----T----¬ ¦ КОП ¦ FPR1¦ FPR2¦ MER R1,R2 (FPR1)*(FPR2) = (FPR1) L--------+----+----- 0 15 Содержимое регистра FPR1 (двойное слово ) умножается на содержимое регистра FPR2, резу льтат (д войное слово ) нормализуется (НР ) и помещается в FPR1. Операция сумм ирования порядков совмещается с операцией перемножения мантис . Испо льзуется алгоритм умножения одновременно на 2 разряда множимого . Пр инимается соотношение коро тких и длинных операндов : 80% и 20%. РК ВО ОП НР ЗР Т = 16*Тм *0.8 + 30*Тм *0.2 L----+----+-----------+----+----- Т = 10) Деление , фиксированная запятая (регистр-р егистр ): -------- -T----T----¬ ¦ КОП ¦ R1 ¦ R2 ¦ DR R1,R2 (R1)/(R2) = (R1,R1+1) L--------+----+----- 0 15 По команде DR двойное слово в реги стре R1 и R1+1 делиться на содержимое регистра R2. По окончании выполнения деления частное помещается в R1+1, а остаток - в R1. Приме няется алгоритм без восстановления остатка . Принимается соотн ошение коротких и длинных операндов : 80% и 20%. РК ВО ОП ЗР Т = 19*Тм *0.8 + 35*Тм *0.2 L----+----+-----------+----- Т = 11) Деление : плавающая запятая , регистр-регис тр ---------T----T----¬ ¦ КОП ¦ FPR1¦ FPR2¦ DER R1,R2 (FPR1)/(FPR2) = (FPR1) L--------+----+----- 0 15 Делимое считывается из FPR1, делитель из FPR2. По окончании выполнения операции частное нормализуетс я и помещается в FPR1. Принимается соотношение коротких и дл и нных операндов : 80% и 20%. Преобразование порядка совмещается с операцией деления. РК ВО ОП НР ЗР Т = 28*Тм *0.8 + 56*Тм *0.2 L----+----+-----------+----+----- Т = 12,13) Условный переход ---------T----T----T----T------------¬ ¦ КОП ¦ M1 ¦ Х 2 ¦ В 2 ¦ D2 ¦ BC M1,D2(X2,B2) L--------+----+----+----+------------- D2+(X2)+(B2) =(RPSW) 0 31 При выполнении условия (ПУ ), содержаще гося в поле M1, происходит выбор следующей команды по адресу D2+(B2)+(X2), в противном случае выполняется следующая по порядку кома нда . При наличии альтернативн ого буфера команд считаем вероятность нах ождения команды в буфере р = 0.8. а ) Успешный переход : РК ПУ ВА ВК Т = 4*Тм *0.8 + Тп *0.2 L----+----+----+----------- Т = б ) Неуспешны й переход : РК ПУ Т = 2*Тм ; Т = L----+----- 14) Операция алгебраического сравнения (рег истр-регистр ): ---------T----T----¬ ¦ КОП ¦ R1 ¦ R2 ¦ CR R1,R2 (R1) /(R2) = (R1,R1+1) L--------+----+----- 0 15 Команда CR производит сравнение содержимо го (R2) и (R1) и устанавливает признак результата в со ответствии с этой разностью. Содержимое регистров остается неизм енным. РК ВО ОП ЗР Т = 4*Тм L----+----+----+----- Т = 15) Операция сдвига влево /вправо (регис тр-память ): ---------T----T----T----T------------¬ ¦ КОП ¦ R1 ¦ ¦ В 2 ¦ D2 ¦ SLL R1,D2(B2) L--------+----+----+----+------------- 0 31 Команда SLL производит сдвиг содержимого регистра R1 влево на количество разря дов , указанное ка к адрес второго операнда. Принимается средне вероятное значение сдвига на 3 разряда. РК ВА ВК ЗР Т = 6*Тм L----+----+---------+----- Т = 16) Определим врем я Тп , исходя из таблицы значений зависимости вероятности обращения к буферной памя ти от ее емкости : Таблица 1. -------------------------------T----T----T----T----T----T----T----¬ ¦ Емкость буферной памяти (Кб ) ¦ 2 ¦ 4 ¦ 8 ¦ 16 ¦ 32 ¦ 64 ¦ 128 ¦ +------------------------------+----+----+----+----+----+----+----+ ¦ Вероятность обращения (р ) ¦ 90 ¦ 92 ¦ 94 ¦ 96 ¦ 97 ¦ 98 ¦ 99 ¦ L------------------------ ------+----+----+----+----+----+----+----- Время обращения к памяти будем о пределять условно в количестве машинных тактов и исходя из следу ющего выражения : Тп = р *Тб + (1-р )*Тц ; Тп = где р - вероятность нахождения информации в кэш-памяти ; Тб - цикл обращения буферной памяти ; Тц - цикл обращения основной памяти. РАСЧЕТ ПРОИЗВОДИТЕЛЬНОСТИ ПРОЦЕССОРА : Таблица 2. ----T------------------------T-------T-------------T--------------¬ ¦ NN¦ Наименование ¦ Вес ¦Длите ль .(такт ) Среднее знач.¦ ¦ пп¦ и тип операции ¦команды +------T------+------T-------+ ¦ ¦ ¦ % ¦б /совм¦совмещ¦та кт *%¦ мкс *% ¦ +---+------------------------+-------+------+------+------+-------+ ¦ 1.¦Загрузка :память-регистр ¦ 12.4 ¦ ¦ ¦ ¦ ¦ ¦ 2.¦ регистр-память ¦ 6.2 ¦ ¦ ¦ ¦ ¦ ¦ 3.¦ регистр-регистр¦ 21.6 ¦ ¦ ¦ ¦ ¦ ¦ ¦Сложение /вычитание : ¦ ¦ ¦ ¦ ¦ ¦ ¦ 4.¦ ф.зпт , регистр-регистр¦ 14.4 ¦ ¦ ¦ ¦ ¦ ¦ 5.¦ ф.зпт , регистр-память ¦ 8.5 ¦ ¦ ¦ ¦ ¦ ¦ 6.¦ пл.зпт , регистр-регистр¦ 6.4 ¦ ¦ ¦ ¦ ¦ ¦ 7.¦ пл.зпт , регистр-память ¦ 3.5 ¦ ¦ ¦ ¦ ¦ ¦ ¦Умножение : ¦ ¦ ¦ ¦ ¦ ¦ ¦ 8.¦ ф.зпт , регистр-регистр¦ 1.8 ¦ ¦ ¦ ¦ ¦ ¦ 9.¦ пл.зпт , регистр-регистр¦ 2.6 ¦ ¦ ¦ ¦ ¦ ¦ ¦Деление : ¦ ¦ ¦ ¦ ¦ ¦ ¦ 10.¦ ф.зпт , регистр-регистр¦ 0.6 ¦ ¦ ¦ ¦ ¦ ¦ 11.¦ пл.зпт , регистр-регистр¦ 1.2 ¦ ¦ ¦ ¦ ¦ ¦ ¦Условный переход : ¦ ¦ ¦ ¦ ¦ ¦ ¦ 12.¦ успешный ¦ 10.4 ¦ ¦ ¦ ¦ ¦ ¦ 13.¦ неуспешный ¦ 2.2 ¦ ¦ ¦ ¦ ¦ ¦ ¦Логические операции : ¦ ¦ ¦ ¦ ¦ ¦ ¦ 14.¦ сравнение (ф.зпт ) ¦ 4.8 ¦ ¦ ¦ ¦ ¦ ¦ 15.¦ сдвиг (на 3 разряда ) ¦ 3.4 ¦ ¦ ¦ ¦ ¦ +---+------------------------+-------+------+------+------+-------+ ¦ ¦ Суммарное значение ¦ ¦ -- ¦ -- ¦ ¦ ¦ L---+------------------------+-------+------+------+------+-------- Среднее время выполнения команды (та кт ): Тст = Ткт /100 Тст = Производительность процессора (ком /так т ): Пт = 1/Тст Пт = Требуемый машинный такт (мкс ): Тм є Пт /Пз Тм = Среднее время выполнения команды (мк с ): Тсм = Ткм /100 Тсм = Реальная производительность процессора ( млн.ком /с ): Пр = 1/Тсм Пр = Технико-экономичес кая эффективность ( ком /с *руб ): Р = Пр /Ср З А К Л Ю Ч Е Н И Е Результаты разработки процессора ЭВМ Единой системы заданной производительности показывает , что для данного уровня производитель- ности техническ и и экономически целесообразным является использование элементной базы , позволяющей иметь ма шинный такт не более 60 нс, совмещенная обработка , при которой мо жно выполнять одновременно до 5 команд , и использование сверхоперативной буфер ной памяти емкостью не менее 64 Кбайт . Применение других методо в ускорения операций : совмещение на этапе выполнения операц ии - получение промежуточных результатов (полусумм и поразрядных п ереносов ); реализация операций умножения /деления на специальном устройстве с конвейерной обработкой и др ., не целесообразно. _
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
О том, как хорошо быть голодным, неухоженным, одиноким, бездетным, никому не нужным холостяком начинаешь понимать, когда ничего уже нельзя изменить.
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по радиоэлектронике "Выбор логической структуры процессора", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru