Реферат: Автоматизация проектирования цифровых СБИС на базе матриц Вайнбергера и транзисторных матриц - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Автоматизация проектирования цифровых СБИС на базе матриц Вайнбергера и транзисторных матриц

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Архив Zip, 35 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

(С ) Пупышев Алексей Валерьевич (alex_p@gmx.net) В рамках проекта "Работай головой !" МАТРИЧНЫЕ МИКРОПРОЦЕССОРЫ Матричн ые микропроцессоры можно рассмотреть с двух сторон : на уровне транзисторных матриц и матриц процессоров. Использование матриц при проектировании про цессоров может быть двухсторонним : матрицы транзисторов для проектирования микроп роцессоров и матрицы микропроцессоров для про ектировании процессорных систем. Использование матриц при построении п роцессорных систем не ограничивается соединением проце ссоров по конвейерному принципу . Подобную архитектуру можно использовать также и при проектировании ИС с использованием транзисторных матриц , выполненных по МОП-техн ологии . Рассмотрим оба варианта применения ма триц. ТРАНЗИСТОРН ЫЕ МАТРИЦЫ Сокраще ние сроков проектирования микропроцессоров и повышение надежности проектов требуют приме нения соответствующих систем автоматизации проек тирования . Одним из самых перспективных напра влений в настоящее время считается подход к сквозной автоматизации проектирова н ия , называемой кремниевой компиляцией , поз воляющий исходное задание на проектирование - функциональное описание , представленное на языке высокого уровня , преобразовать в топологичес кие чертежи . Кремниевые компиляторы используют в качестве базовых регулярн ы е матричные структуры , хорошо приспособленные к технологии СБИС . Большое распространение получили программируемые логические матрицы (ПЛМ ) и их различные модификации . Они ориентированы на матричную реализацию двухуровневых (И , ИЛ И ) логических структур , а т акже д ля оптимизации их параметров (площади , быстрод ействия ) известны различные методы . Реализация многоуровневых логических структур СБИС часто опирается на матричную топологию : в этом случае компиляторы генерируют топологию по ее матричному описанию. Транзисторные матрицы Особым стилем реализации топологии в заказных К МОП СБИС являются транзисторные матрицы . В лэйауте (англ . layout - детальное геометр ическое описание всех слоев кристалла ) транзи сторных матриц все p -транзисторы располагаются в верхней половине матрицы , а все n -транзисторы - в нижней . Транзисторные матрицы имеют регуляр ную структуру , которую составляют взаимопересекаю щиеся столбцы и строки . В столбцах матриц ы равномерно расположены полосы поликремния , образующие взаимосвязанные затворы транзисторов . По другим полюсам транзисторы соединяются друг с другом сегментами металлических лин ий , которые размещаются в строках матрицы . Иногда , для того чтобы соединить сток и исток транзисторов , находящихся в различных строках , вводят коротк и е вертикальн ые диффузионные связи . В дальнейшем ТМ буд ет представляться абстрактным лэйаутом. Абстрактный лэйаут - схематический рисунок будущего кристалла , где прямоугольники обозн ачают транзисторы , вертикальные линии - поликремние вые столбцы , горизонт альные - линии металла , штриховые - диффузионные связи , точки - места контактов , стрелки - места подключения транзисто ров к линиям Gnd и Vdd . При переходе к послойной топологии стрелки должны быть заменены полосками в диффузион ном слое , по которому осущест вляются с оединения между строками ТМ. На рис . 1.а представлена транзисторная схема , а на рис . 1.б - транзисторная матр ица , реализующая данную схему. Символическое пред с тавление топологии транзисторных матриц. Одной из завершающих стадий получения топологии транзисторных матриц является пере ход от символического лэйаута к топологическо му описанию схемы на уровне слоев . Символи ческие лэйауты конструируются путем раз ме щения символов не решетке , которая служит для создания топологии заданной схемы . Каждый символ представляет геометрию , которая может включать любое число масочных уровней . Сх емотехника транзисторных матриц позволяет исполь зовать небольшое число различны х си мволов , требуемых для описания лэйаута : N - n -канальный транзистор ; P - p -ка нальный транзистор ; + - надпересечение - металл над диффузией ; металл над поликремнием ; пересекающиеся вертикаль ный и горизонтальный металлы ; - к онтакт (к поликремнию либо диффузии ); ! - p - диффузия ; - n -диффузия , л ибо поликремний ; : - металл в вертикальном направлении ; - м еталл в горизонтальном направлении. Каждый символ транзистора соответствует транзистору минимального размера . Однако ширина канала может увеличиваться многократным повторением сим вола . Только один символ « + » тре буется для того , чтобы обозначить пересечение всех трех уровней взаи мосвязей : а именно , металл над диффузией , м еталл над поликремнием и пересекающийся верти кальный и горизонтальный металлы . Символ конт акта « » используетс я для того , чтобы определить контакт металла к полик ремнию или диффузии . Символ « » используется для представления либо поликремниевых , либо n -диффузионных проводников . Символ для диффузии p -типа « ! » требуется для различи я ее от диффу зии n -типа , которая может существовать в том же столбце . Символы для металла « : » либо «-» обозначают вертикальные или гориз онтальные линии металла соответственно . На ри с . 1.в . дано символьное представление лэйаута транзисторной матрицы , а на р ис . 1.г . - заключительный лэйаут. Если логическая схема построена на базе элементов , для которых нет транзисторн ых описаний в библиотеках , то возникает сл ожная задача получения требуемых представлений схемы , особенно , когда имеются дополнительные тре бования к параметрам - площади , быстр одействию и т.д . Задача перехода от логиче ского описания комбинационной логики в одном базисе к описанию в другом базисе в настоящее время решается по нескольким н аправлениям. 1. Глобальная оптимизац ия . Сначала осуще ствляется переход к с истеме дизъюнктивных нормальных форм (ДНФ ), кот орая обычно минимизируется , а затем представл яется в виде многоуровневой логической сети , реализуемой в требуемом базисе . Основная оптимизация ведется при построении многоуровнево й сети - обычно это сеть в ба зисе И , ИЛИ , НЕ , а основным критерием с ложности является критерий числа литералов (б укв ) в символическом (алгебраическом ) представлении булевых функций . Методы оптимизации опираютс я либо на функциональную декомпозицию , либо на факториз а цию (поиск общих по двыражений ) в алгебраических скобочных представле ниях функций , реализуемых схемой . Заключительный этап - реализацию в требуемом базисе принято называть технологическим отображением . Именно на этом этапе можно оценить максимальную задерж к у схемы - задержку вдоль критического пути . Предполагается , что в узлах схемы установлены базисные элементы. 2. Локальная оптимизаци я . Замена одних базисных логических операторо в другими осуществляется путем анализа локаль ной области схемы . Поиск фрагме нтов и правила их замены другими может осуществ ляться с помощью экспертной системы . Так , например , устроена система LSS . Подробн о обзор многих методов оптимизации многоуровн евых логических схем приведен в [0] . МАТРИЧНЫЕ ПРОЦЕССОРЫ Матричные процессоры наилучшим образом ориентированы на реализацию алгоритмов обработ ки упорядоченных (имеющих регулярную структуру ) массивов входных данных . Они появились в середине 70-х годов в виде устройств с фикс ированной программой , которые могли быть подключены к универсальным ЭВМ ; но к настоящему времени в их программирования достигнута высокая степень гибкости . Зачасту ю матричные процессоры используются в качеств е вспомогательных процессоров , подключенных к г л авной универсальной ЭВМ . В боль шинстве матричных процессоров осуществляется обр аботка 32-х разрядных чисел с плавающей зап ятой со скоростью от 5000000 до 50000000 флопс . Как правило они снабжены быстродействующими портам и данных , что дает возможность для н епосредственного ввода данных без вмешате льства главного процессора . Диапазон вариантов построения матричных процессоров лежит от одноплатных блоков , которые вставляются в сущ ествующие ЭВМ , до устройств , конструктивно офо рмленных в виде нескольких стоек , к оторые по существу представляют собой конвейерные суперЭВМ. Типичными видами применения матричных процессоров является обработка сейсмической и акустической информации , распознавание речи ; для этих видов обработки характерны такие операции , как быстр ое преобразование Фу рье , цифровая фильтрация и действия над ма трицами . Для построения относительно небольших более экономичных в работе матричных проце ссоров используются разрядно-модульные секции АЛУ в сочетании с векторным процессором , осно ванном на осн о ве биполярного СБИС- процессора с плавающей запятой. Вероятно , в будущем матричные процессо ры будут представлять собой матрицы процессор ов , служащие для увеличения производительности процессоров сверх пределов , установленных шинно й архитектурой. Для реализации обработки сигналов мат рицы МКМД могут быть организованы в виде систолических или волновых матриц . Систолическая матрица состоит из отде льных процессорных узлов , каждый из которых соединен с соседними посредством упорядоченной решетки . Большая часть процессорных эле ментов располагает одинаковыми наборами базовых операций , и задача обработки сигнала расп ределяется в матричном процессоре по конвейер ному принципу . Процессоры работают синхронно , используя общий задающий генератор т а ктовых сигналов , поступающий на все эл ементы. В волновой матрице происходит распред еление функций между процессорными элементами , как в систолической матрице , но в данно м случае не имеет места общая синхронизац ия от задающего генератора . Управление к аждым процессором организуется локально в соответствии с поступлением необходимых вход ных данных от соответствующих соседних процес соров . Результирующая обрабатывающая волна распро страняется по матрице по мере того , как обрабатываются входные данные , и за т ем результаты этой обработки передаются другим процессорам в матрице. АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ СБИС НА БАЗЕ МАТРИЦ ВАЙНБЕРГЕРА И ТРАНЗИСТОРНЫХ МАТРИЦ Введение . Все большую долю в общем объеме ИС соста вляют заказные цифров ые ИС , выполненные в основном , по МОП-технологии . Сокращение ср оков проектирования и повышение надежности пр оектов требуют применения соответствующих систем автоматического проектирования . Одним из сам ых перспективных направлений в настоящее врем я считает с я подход к сквозной автоматизации проектирования , называемой кремниево й компиляцией , позволяющей исходное задание н а проектирование - функциональное описание , предста вленное на языке программирования высокого ур овня , преобразовать в топологические чертежи. Кремниевые компиляторы используют в ка честве базовых регулярные матричные структуры , хорошо приспособленные к технологии СБИС. Большое распро странение получили программируемые логические ма трицы (ПЛМ ) и их различные модификации . Они ориентированы на матри чную реализацию двухуровневых (И , ИЛИ ) логических структур , а также для оптимизации их параметров (площ ади , быстродействия ) известны различные методы . Заключительный этап - реализацию в требуем ом базисе принято называть технологическим от ображен ием . Именно на этом этапе можно оценить максимальную задержку схемы - задержк у вдоль критического пути . Предполагается , что в узлах схемы установлены базисные элеме нты. 2. Локальная оптимизация . Замена одних базисных логических операторов другими осущес твляется путем анализа л окальной области схемы . Поиск фрагментов и правила их замены другими может осуществля ться с помощью экспериментальной системы . Так , например , устроена система LSS . Оптимизация МВ на логическом уровне представляет более простую за дачу . На этом этапе обы чно минимизируется число операторов f = k 1 V ... V kl - по существу число столбцов МВ . Минимизация ч исла строк происходит на этапе топологическог о проектирования . Подробно обзор многих методов оптимиза ции многоуровневых логически х схем привед ена в [ 4 ] . Заключая данный раздел , можно сказать , что актуальной проблемой является проблема разработки метод ов оптимизации многоуровневых структур с учет ом последующей базовой топологической реализации . Проблема осложняется тем , что нужно выр аботать еще соответствующие критерии опти мизации . Если для ПЛМ критерий минимальности числа термов адекватен сложности последующей топологической реализации , то для МВ и , особенно для ТМ , типичной дилеммой при минимизации площади является следующая - пров е сти дополнительную связь , либо ус тановить дополнительный элемент . Может оказаться так , что сильная связность схемы может быть неприемлемой из-за больших затрат площ ади кристалла под соединения элементов . Заключение . В обзоре представлены осно вные подх оды к проектированию структур заказных цифровых СБИС на базе основных моделей матриц Вайнбергера и транзисторных матриц . Модификация основной модели МВ , когда снимаются требования подключения каждого сто лбца к линии « земли » ; реализация каждой переменно й тольк о в одной стоке матрицы ; невозможности дублирования линий « з емли » и н агрузки ; приво дит к новым формальным постановкам задач оптимизации параметров МВ , хотя и для осно вной модели не все проблемы решены - откры та , например , проблема синтеза МВ с задан ным быстродействием . Таким образом , важнейшими проблемами , р ешаемыми в настоящее время для МВ и Т М , являются проблемы разработки формальных ме тодов синтеза , которые позволяли бы гибко оптимизировать такие характеристики , как площадь , быстродействие , га бариты , электрические п араметры схем . Данные проблемы в настоящее время актуальны не только для МВ и ТМ - подобные проблемы находятся в центре внимания разработчиков САПР заказных цифровых СБИС и применительно к другим базовым структурам. Матричны е процессоры Матричные процессоры наилучшим образом ориентированы на реализацию алгоритмов обработки упорядоченных ( имеющих регулярную структуру ) массивов входных данных . Они появились в середине 70-ых го дов в виде устройств с фиксированной прог раммой , которые могли быть подключены к универсальным ЭВМ ; но к настоящему времени в их программировании достигнута высокая степень ги бкости . Зачастую матричные процессоры используютс я в качестве вспомогательных процессоров , под ключаемых к главной универсальной ЭВ М . В большинстве матричных процессоров осуществля ется обработка 32 разрядных циклов с плавающей запятой со скоростью от 5000000 до 50000000 флопс . Как правило , они снабжены быстродействующими портами данных , что дает возможность для непосредственного ввод а данных без вмешательства главного процессора . Диапазон вар иантов построения матричных процессоров лежит от одноплатных блоков , которые вставляются в существующие ЭВМ до устройств , конструктивн о оформленных в виде нескольких стоек , кот орые по существу пре д ставляют соб ой конвейерные суперЭВМ. Типичными видами применения матричных процессоров является обработка сейсмической и акустической информации , распознавание речи ; для этих в идов обработки характерны такие операции , как быстрое преобразование Фурье , ц ифровая фильтрация и действия над матрицами . Для построения относительно небольших более эконом ичных в работе матричных процессоров использу ются разрядно-модульные секции АПУ в сочетани и с векторным процессором , реализованным на основе биполярного СБИС-пр о цессора с плавающей запятой. Вероятно , в будущем матричные процессо ры будут представлять собой матрицы процессор ов , служащие для увеличения производительности процессоров сверх пределов , установленных шинно й архитектурой. Главным архитектурным разл ичием ме жду традиционными ЭВМ , предназначенными для о бработки научной и коммерческой информации , я вляется то , что последние (мини -, супермини -, универсальные и мега-универсальные ЭВМ ) имеют главным образом скалярную архитектуру , а маши ны для научных расче т ов (супер -, минисупер-ЭВМ и матричные процессоры ) - векторну ю . Скалярная ЭВМ (рис . 1.) имеет традиционную фон-неймановскую , то есть SISD -организацию , для которой хара ктерно наличие одной шины данных и послед овательное выполнение обработки одиночных элемен т ов данных . Векторная машина (рис . 2.) име ет в своем составе раздельные векторные п роцессоры или конвейеры , и одна команда вы полняется в ней над несколькими элементами данных (векторами ) Векторные архитектуры - это в основном архитектуры типа SISD , но не которые из них могут относиться к классу MIMD . Векторная обработка ув еличивает производительность процессорных элементов , но не требует наличия полного параллелиз ма в ходе обработки задачи. Для реализации обработки сигналов матр ицы МЛМД могут быть р еализованы в виде систолических или волновых матриц. Систолическая матрица состоит из отдел ьных процессорных узлов , каждый из которых соединен с соседним посредством упорядоченной решетки . Большая часть процессорных элементо в располагает одинаковыми наб орами базовы х операций , и задача обработки сигнала рас пределяется в матричном процессоре по конвейе рному принципу . Процессоры работают синхронно , используя общий задающий генератор тактовых сигналов , поступающий на все элементы. В волновой матрице проис ходит распределение функций между процессорными элемен тами , как в систолической матрице , но в данном случае не имеет места общая син хронизация от задающего генератора . Управление каждым процессором организуется локально в соответствии с поступлением необх о димых входных данных от соответствующих сосед них процессоров . Результирующая обрабатывающая во лна распространяется по матрице по мере т ого , как обрабатываются входные данные , и затем результаты этой обработки передаются др угим процессорам в матрице. МКМД (множественный поток команд , множе ственный поток данных .) Множественный поток ко манд предполагает наличие нескольких процессорны х узлов и , следовательно , нескольких потоков данных . Примерами такой архитектуры являются мультипроцессорные матрицы. Транспьютер Inmos Т 414 предназначен для построен ия МКМД структур ; для обмена информацией с соседним и процессорами в нем предусмотрены четыре быстродействующие последовательных канала связи . Имеется встроенная память большой емкости , которая может быть под ключена к интер фейсу шины памяти . Разрядность местной памяти каждого транспьютера наращивает разрядность памяти системы ; таким образом , полная разрядно сть памяти пропорциональна количеству транспьюте ров в системе . Суммарная производительность т акже возрас т ает прямо пропорционально числу входящих в систему транспьютеров. В дополнение к параллельной обработке , реализуемой транспьютерами , предусмотрены специа льные команды для разделения процессорного вр емени между одновременными процессорами и обм ена инфор мацией между процессорами . Хотя программирование транспьютеров может выполнятьс я на обычных языках высокого уровня , для повышения эффективности параллельной обработки был разработан специальный язык Okkam . Транзисторные матрицы (ТМ ) являются одн ой из популярных структур для проектиро вания топологии макроэлементов заказных цифровых СБИС , выполняемых по КМОП-технологии , ТМ и меют регулярную матричную топологию , получение которой может быть автоматизировано , что пр ивлекает к ним разработчиков кремниевы х компиляторов . Известные методы проектирован ия ТМ ориентированы на минимизацию площади кристалла , занимаемую информационными транзисторам и , и оставляет в стороне вопрос о мини мизации площади , требуемой для разводки шин «земли» ( Gnd ) и «питания» ( Vdd ) . В да нной статье предлагается метод миним изации числа шин Gnd и Vdd в ТМ , посл е того , как ее площадь была минимизирована с помощью методов [ 4,5 ] . 1. Структура ТМ. В лэйауте (англ . layout - детальное геометрическое описание всех слоев кристалла ) транзист орных матриц все p -транзисторы располагаются в верхней половине матрицы , а все n -транзисторы - в нижней . Транзисторные матрицы имеют регулярную структуру , которую составляют взаимопересекающиеся столбцы и строки . В столбцах матрицы равномерно расположены полосы поликремния , образующие взаимосвязанные затворы транзисторов . По дру гим полюсам транзисторы соединяются друг с другом сегментами металлических линий , которые размещаются в строках матрицы . Иногда , дл я того чтобы соединить сток и исток т ранзисторов, находящихся в различных с троках , вводят короткие вертикальные диффузионные связи . В дальнейшем ТМ будет представлять ся абстрактным лэйаутом. Абстрактный лэйаут - схематический рисунок будущего кристалла , где прямоугольники обозн ачают транзисторы , вертик альные линии - пол икремниевые столбцы , горизонтальные - линии металла , штриховые - диффузионные связи , точки - места контактов , стрелки - места подключения транзисто ров к линиям Gnd и Vdd . При переходе к послойной топологии стрелки должны быть заменены пол осками в д иффузионном слое , по которому осуществляются соединения между строками ТМ . Очевидно , что подведению вертикальных связей к линиям Gnd , Vdd могут препятс твовать транзис торы , расположенные в других строках транзист орной матрицы , либо расположенные в тех же столбцах диффузионные связи между стр оками (горизонтальные линии металла не являют ся препятствием ). В следствие этого приходится размещать несколько линий Gnd в n -части Т М и несколько линий Vdd в p -части ТМ . Возникает задача мин имизации числа этих линий . Будем рассмат ривать ее только для n -части ТМ , задача миним изации числа линий Vdd для p -части ТМ решается аналогичным об разом. Пример абстрактного лэйаута для КМОП-с хемы (рис . 1.а .) показан на рис . 1.б. 2. Формализация задачи. Пусть тра нзист орная матрица размером n на m задана абстрактным лэйа утом . Представим последний троичной матрицей S размером n на 2 m , поставим ее строки в соответс твие строкам ТМ , а пары соседних столбцов - столбцам ТМ . Таким образом , каждый элемен т матрицы S представляе т некоторую позицию лэй аута и получает значение 1, если там стоит стрелка , значение 0 - если там не показан ни транзистор , ни диффузионная связь , и значение * - в остальных случаях . Легко видеть , что значение * свидетельствует о невозможности проведения ч е рез данную точку диффузионной связи от стока некоторого тра нзистора к линии Gnd . Например , для абстрактного лэйаута ТМ (рис . 1.б .) матрица S имеет вид : 1 2 3 4 5 6 7 8 9 10 11 12 13 14 S1 * 1 0 0 * * * * 0 0 0 0 * * S2 1 * 1 * * * 0 0 1 * 0 0 0 * S = S3 1 * * 1 0 0 0 0 0 0 0 0 * 1 S4 0 0 0 0 1 * 0 0 0 0 0 0 * * S5 1 * * * 0 0 * 1 0 0 0 0 0 *
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
Я как Яндекс - женщин в поиске не обманываю!
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по радиоэлектронике "Автоматизация проектирования цифровых СБИС на базе матриц Вайнбергера и транзисторных матриц", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru