Реферат: Методы уменьшения шумов и повышения помехоустойчивости электронных устройств - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Методы уменьшения шумов и повышения помехоустойчивости электронных устройств

Банк рефератов / Технологии

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Microsoft Word, 276 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

МЭИ Р Е Ф Е Р А Т ПО КУРСУ МЕТОДЫ И СРЕДСТВА ЭКСПЕРИМЕНТАЛЬНЫХ ИССЛЕДОВАНИЙ на тему “Методы уменьшения шумов и повышения помехоустойчи вости электронных устройств”. Выполнил: Козлова Н. А12-93 Принял: Пелехов М.В. 1996 ВВЕДЕНИЕ Универсальные пр иборы,эквивалентные по значению транзистору,которые создаются на тонк их кремниевых пластинках СБИС,в настоящее время так миниатюрны и дешевы, что чрезвычайно большое число процессоров может быть объединено в един ую сеть.В 1978г. 100.000 элементов было успешно интегрировано в ЗУ объемом 64Кбит.В 1981г. фирма Hewlett-Packard объявила о создании микропроцессорного кристалла,содерж ащего 450.000 элементов. Следовательно,многопроцессорные компьютеры "средне го класса" с числом кристаллов от нескольких тысяч и до нескольких милли онов скоро станут рельностью. Т.е. отдельный компьютер может содержать 10 х 10 =10 элементов. Такие микропроцессорные системы могут быть очень успешн о использованы для решения проблем,примером которых является моделиро вание в трех измерениях атмосферных масс для прогноза погоды,моделиров ание трехмерных зон земной коры,моделирование обширных сетей нейронов, составляющих мозг человека,и очень большой набор преобразований,необх одимых для восприятия сложного поведения пространственных объектов. Для таких компьютеров обработка изображений и восприяти е образов станут основными областями применения,т.к. они выдвигают прроб лемы обработки информации,решение которых требует очен ь больших и быстродействующих компьютеров с высоким паралелизмом. Действительно,как показывают исследования,основные выч ислительные процедуры при решении большинства задач обработки сигнало в в реальном масштабе времени могут быть сведены к набору операций над м атрицами.Широкие исследования в области вычислительных методов линейн ой алгебры привели к созданию устойчивых пакетов программ для выполнен ия этих операций с помощью однопроцессорных компьютеров последователь ного действия.Для обеспечения выполнения большинства алгоритмов в реа льном масштабе времени требуется на порядок увеличить скорость вычисл ений.Несмотря на достижения в технологии цифровых интегральных схем(ИС), нельзя просто рассчитывать на дальнейшие успехи в производстве быстро действующих элементов вычислительных устройств, и увеличение на неско лько порядков производительности процессора для обработки в реальном масштабе времени должно осуществляться эффективным использованием па раллелизма при вычислениях. Самым непосредственным способом реализации параллельно й обработки сигналов является простое присоединение ряда процессоров к общей шине. Действительно,большинство современных серийных микропр оцессорных комплектов отличается такой мультипроцессорностью.К этой м ысли пришли не сразу.На идею о целесообразности использования структур ы из повторяющихся модулей навела высокая стоимость разработки проект а высокопараллельного СБИС-процессора. В духе этих тенденций развитие архитектуры микропроцесс орных систем сводится к построению многопроцессорных с истем различных типов и разрешению попутно появляющихся задач. Мы остановимся на основных направлениях развития многоп роцессорных систем и на проблеме взаимодействия процессоров с магистр алями(затронем историю развития модульных систем из магистрально-модульных ). Традиционные о днопроцессорные последовательные ЭВМ и многопроцессорные сети. Обычная "последо вательная универсальная ЭВМ" строится,как правило,посредством подключ ения быстродействующей памяти к единственному центральному процессор у(ЦП),который выбирает команды из памяти,декодирует каждую из них,выбира ет данные(в соответствии с предписанием в команде),хранящиеся в указанны х ячейках памяти,выполняет указанные операции и запоминает результаты в предписанных ячейках .Кроме того,к системе должны быть подключены устр ойства ввода и вывода. ЦП рис.1. Вариант представления такой систе мы: ВВОД->R->ВЫВОД ЗУ подключено к ЦП(содержащ ему и ПАМЯТЬ процессор,и контроллер);они,в свою очередь,связаны с устройствами ввода и вывода (часто через регистры R). Конвейерные системы компьютеров(или процессоров). Каждый процессор в такой системе многократно выполняет о дну и ту же команду над последовательностью данных,проходящих через сис тему.Это значит,что если одна и та же последовательность команд должна в ыполняться над большим числом различных блоков данных,может быть постр оена конвейерная система длиной во всю последовательность команд и дан ные могут быть пропущены через процессоры системы П1-ПN рис.2. Конвейер из N процессоров,через которые проходят данн ые. Устройство->П1->П2->П3->...->ПN-> Устройство ввода вывода В такте 1 процессор П1 будет выполнять первую команду над пе рвым блоком данных.В такте 2 процессор П2 будет выполнять вторую команд у над первым блоком данных,а П1-первую команду над вторым блоком данных,и т .д. Если в конвйере имеется N процессоров,программа будет вып олняться приблизительно в d*N раз быстрее,чем в однопроцессорной ЭВМ(d-коэф фициент,учитывающий,что нет необходимости в выборке и декодировании сл едующей команды,поскольку каждый процессор осуществляет выборку один раз,а затем многократно повторяет выполнение одной и той же команды). Наиболее высокопроизводительные из современных "супер-Э ВМ",например,Cray-1 и CDC-255 фирмы Seymour Cray содержат подобные конвейеры из примерно дес ятка очень мощных и дорогостоящих процессоров для выполнения векторны х операций над массивами данных. Наиболее мощный из построенных к концу 90х г.г. конвейеров-к онвейер многопроцессорной системы CytoComputer,специализированный на выполнен ие операций обработки изображений.Каждый из процессоров машины CytoComputer гор аздо проще и меньше,чем в ЭВМ Cray-1,но их общее число-113. Используя новые кристаллы СБИС(один процессор в кристалл е),проектируемые на будущее системы планируется построить из еще больше го числа процессоров,которые могут быть объединены в конвейеры(теорети чески произвольной длины). Матричные стру ктуры из очень большого числа простых процессоров . В 80е г.г. были постр оены 3 очень большие двумерные системы.В их число входят: -распределенный матричный процессор DAP(distributed array processor) размером 64Х 64,спроектированный фирмой ICL. -сотовый логический процессор изображений CLIP-4(cellular logic image processor) размером 96 Х 96, разработанный в лондонском университетском колледже, -и большой параллельный процессор MPP(massively parallel processor)размером 128Х128,с проектированный фирмами GoodYear-Aerospace и NASA Goddard. В этих системах каждый из тысяч процессоров выполняет одн у и ту же команду над различными потоками данных.Данные,которые необходи мо обработать,и объем которых в идеале соответствует размерам матрицы п роцессоров,вводятся в систему таким образом,что каждый из процессоров и меет в собственной памяти одно подмножество таких данных,например, один элемент растра. Затем каждый из процессоров обрабатывает данные,хранящи еся в собственной памяти,а также данные его ближайших соседей. рис.3.Матричные структуры ЭВМ. а) П-П-П-П-П-П-П-П Двумерная матрица из 8Х8 процессоров. П-П-П-П-П-П-П-П Каждый процессор соединен с 4мя соседними по П-П-П-П-П-П-П-П горизонтали и вертикали(в других структурах П-П-П-П-П-П-П-П процессоры могут быть соединены в четверки по П-П-П-П-П-П-П-П диагоналям или каждый процессор может быть П-П-П-П-П-П-П-П соединен с 6ю соседними).Каждый процессор П-П-П-П-П-П-П-П непосредственно связан с общей памятью(на П-П-П -П-П-П-П-П рисунке не показано),а также по изображенным линиям связи с памят ью 4х соседних. б) П-П-П-П-П-П-П-П Матрица из 1Х8 процессоров,каждый из Ввод->R-R-R-R-R-R-R-R->Вывод которых соединен с собственной М М М М М М М М памятью М,а также(через регистры R)с вводом и выв одом(иначе это можно рассматривать как вид на приведенную выше структуру 8Х8 с о дной стороны,показывающий,что каждый из процессоров(П) одномерной матри цы 1Х8 двумерной структуры размером 8Х8 соединяется с собственной памятью М и вводом-выводом через регистры). Такие большие матричные системы возможны только благода ря тому,чтокаждый процессор выполнен настолько простым,насколько это в озможно,и все они выполняют одну и ту же команду(т.е.необходим только один контроллер).При использовании СБИС-технологий будущего такие параллел ьные матричные системы будут становиться все более привлекательными и з-за простоты и высокой повторяемости их модульной структуры. Вариации более общих структур сетей. Из-за ограниченн ых возможностей матриц,вызванных в основном соображениями стоимости(о дноразрядные процессоры,единый контроллер и связи только с соседними п роцессорами) предпочтительно иметь дело с сетями(процессоров) других ви дов.Было разработано много типов сетей,включая кольцевые,n-кубические,ре шетчатые,звездные,"снежинка", чечевицеобразные,древовидные,х-древовидные,пирамидальн ые и множество структур,описываемых другими графами.В нашем случае граф- просто отображение набора подсистем, объединенных в единый мультипроц ессор;инода узлами графа являются отдельные процессоры или память,а не п олные ЭВМ. Однако таких систем в действительности было построено оч ень мало и только 2 из них с числом процессоров больше 50:Cm и Genoa machine.Число вариан тов построения практически бесконечно,поскольку они включают все мысл имые способы соединения все возрастающего по мере совершенствования и удешевления технологии числа процессорных элементов. Среди наиболее привлекательных сетей выделяются те, стру ктура которых отражает выполняемый алгоритм.Наиболее интересными прим ерами таких структур являются древовидные и матрицы изменяемой конфиг урации из обычных ЭВМ. Деревья имеют хорошую структуру для большого числа задач, в которых информация сортируется,сравнивается или каким-либо образом у плотняется и реорганизуется,а также где она запоминается,извлекается и ли передается.Матрицы имеют хорошую структуру для локальной передачи и нформации. Наилучшими считаются пирамидальные многопроцессорные с истемы,поскольку они очень эффективны не только при параллельной локал ьной обработке,но и при глобальных передачах и преобразованиях информа ции. Архитектура пр облемно-ориентированных систем для преобразования потоков данных. В многопроцессор ной сети наилучшим образом можно разместить проблемно-ориентированный алгоритм-операции организуются как на сборочном конвейере,а информаци я продвигается также как бы через конвейер.Это дает поток данных(типа тр анспортного) о двумерном изображении,и этот поток проходит по трехмерно й структуре. Большие двумерные образы прекрасно размещаются в больши х матричных структурах,и большие матричные многопоцессорные системы с пособны очень эффективно производить последовательности операций по о бработке поэтапно преобразуемого изображения. Пирамидальные процессоры в дополнение к этому позволяют программисту свертывать и сжимать запоминаемую информа цию о преобразованном изображении,когда необходимо сократить объем эт их данных.Представляется также,что пирамидальные процессоры потенциал ьно должны обеспечивать чрезвычайно высокую мощность при обработке по токов изображений в реальном масштабе времени благодаря конвейерной о рганизации обработки таких двумерных изображений при сложной последов ательности операций поэтапно нарастающей глобальности,выполняемых в р азличных слоях трехмерной пирамиды. Соответствие м атричных и пирамидальных процессоров технологии СБИС. Процессоры,испол ьзуемые в матричных и пирамидальных системах,обычно стремятся сохрани ть максимально простыми. Почти во всех вариантах систем использовались одноразрядные процессоры с числом вентилей от 100 до 800. Причиной этого явля ется то,что для достижения хотя бы четырехкратного увеличения скорости и вычислительной мощности обработки благодаря последовательному нара щиванию параллельно работающих процессоров разработчики систем выбир али наиболее простые из возможных одноразрядные процессоры,обеспечива я выполнение К одноразрядных операций для обработки К-разрядных чисел или строк. По-видимому,объем памяти,необходимый каждому процессору, является функцией от общего объема памяти,необходимого для обработки и зображений или других наборов данных,поступающих в систему.Поэтому каж дый процессор нуждается в памяти относительно небольшого объема (реали зованные системы снабжены памятью от 32 до 4096 бит на процессор). Процессоры объединяются в высокорегулярную микромодуль ную систему,которая является одной из наиболее пригодных для реализаци и в виде СБИС при высокой плотности упаковки. В настоящее время в одном кристалле СБИС выпускается по 4,8 и более таких одноразрядных процессоров.Впоследствии должно стать воз можным производство в одном кристалле сотен и даже тысяч процессоров с с обственной памятью для каждого.Это резко контрастирует с реализацией в СБИС обычных однопроцессорных систем,для которых(даже при возможности упаковки одного или нескольких процессоров на одном кристалле)останет ся необходимым наличие нескольких кристаллов для работы с несколькими миллионами байт быстродействующей памяти каждого из процессоров. Многопроцессорные матричные и пирамидальные системы из 1024 и более процессоров можно будет построить на основе матрицы размером 16 Х16,т.е. всего из 256 кристаллов,в каждом из которых содержится матрица размер ом 64Х64 из 4096 400-элементных процессоров с памятью объемом 512 бит.Такая мат рица или пирамида,основанием которой была бы матрица, содержащая не более одной трети числа процессоров в основ ании,может быть реализована на достаточно небольшом числе кристаллов с о степенью интеграции 10, упакованных на одной пластине.Высокорегулярная микромодульная матричная или пирамидальная структура наиболее привле кательна для изготовления отказоустойчивой СБИС с интеграцией на уров не пластины. Модульные мног опроцессорные информационно-измерительные системы. В 60х г.г.развитие в ычислительной техники привело к необходимости стандартизировать не то лько размеры модулей,но и каналы связи между ним.Это было сделано к 1969г.,ког да опубликовали европейский стандарт EUR-6100 на модульную систему КАМАК(CAMAC),р азработанную ядерными электронщиками ведущих европейских институтов для оснащения сложных экспериментов,например,на ускорителях атомных ч астиц.Одно из прочтений слова CAMAC-Computer Applications for Measurements and Control-применение компьютеров д ля измерения и управления. В электронной системе модулем является печатная плата с у зкой передней панелью и плоским многоконтактным разъемом на противопо ложной стороне платы.Модули вставляют в каркас с направляющими,в которы х скользит плата.Задняя стенка каркаса выполнена в виде платы с ответным и частями разъемов,которые соединены печатными или навесными проводни ками,образующими электрические магистрали для передачи кодированной и нформации.По специально назначенным проводникам в модули подается эле ктрическое питание. Все присоединительные размеры модулей и каркасов строго стандартизованы.Определены длительности и амплитуды электрических си гналов,а также напряжения питания модулей.Впервые в международной прак тике были стандартизованы не только размеры,но и логический протокол-пр авила передачи информации по линиям магистрали. В дорогостоящей магистрали КАМАК линии были использован ы весьма нерационально:24 линии для чтения,5-для передачи команд и только 4 л инии были определены для передач всего-навсего 16ти адресов в модуле.Все л инии начинались в крейт-контроллере-крайнем правом модуле,который служ ил для связи магистали каркаса-крейта с внешним мини-компьютером, работающим в ином логическом протоколе ("crate" по-английски оз начает плоский ящик с отделениями,например,ящик стекольщика).Налево в ма гистраль контроллер передавал для 24х модулей информацию,выработанную к омпьютером,а направо шла из модулей необработанная,но уже закодированн ая информация, отображающая величины,измеренные датчиками в экспериме нте.Двунаправленность интерфейсного контроллера была отображена в эмб леме системы КАМАК в виде двуликого бога Януса. Через 3-4 года после публикации стандарта десятки фирм в раз ных странах выпускали модули КАМАК более 300 типов как для экспериментов,т ак и для контроля и управления технологическими процессами на производ ствах. Подобно железнодорожным системам,электрические модульн ые системы также долговременны.Если модули достаточно широко распрост ранились и их количество превзошло некий критический уровень,то даже мо рально устаревшую аппаратуру оказывается выгодным эксплуатировать.Бо льшой парк накопившихся разнообразных модулей позволяет в течение нес кольких дней,а то и часов, скомпоновать систему с новыми характеристикам и.Системе КАМАК уже более 25 лет,но она все еще используется как с ПЭВМ,так и с микропроцессорами, встроенными непосредственно в контроллер. Микропроцессо ры в модулях . Создатели систем ы КАМАК в конце 60х г.г. сами начали применять только что появившиеся интег ральные микросхемы, однако у них не хватило смелости предположить,что в 1972г. в электронике начнется революция-появится микропроцессор. Неудобства магистрали КАМАК заставили электронщиков ис кать решения,позволяющие эффективно использовать качественно новую ИС .Введение микропроцессора в модули превращало их в микрокомпьютеры,а кр ейты-в многопроцессорные системы, которые нуждаются в емкой памяти с бол ьшим количеством адресов.16 адресов в модуле КАМАК оказались совершенно недостаточными,поэтому ведущие электронные фирмы Motorola и Intel к середине 70х г.г .создали модульные системы 3го поколения:Versabus и Multibus,магистрали которых соде ржали 16,а затем и 20 адресных линий,что обеспечивало емкость системы около 1 млн.адресов. Потребовались и новые функции в логическом протоколе. Нек оторые из процессорных модулей выполняли самые важные задачи в системе, а другие включались в работу реже, поэтому пришлось устанавливать приор итеты модулей на право занятия магистрали,а также разрешать конфликтны е ситуации,когда 2 или больше модулей одновременно пытаются занять магис траль. Для этого потребовались дополнительные линии.Чтобы огра ничить общее количество линий,стали использовать одни и те же линии для передачи как адресов, так и данных:сначала передавали адрес(несколько би тов которого являются адресом модуля),а затем линии переключали на регис тр данных.Эти новшества заложили основы магистрально-мо дульных многопроцессорных информационно-измерительно-управляющих си стем- МММИИУС. Что было дальш е. Для завоевания м ирового рынка Motorola быстро перевела свою систему на европейские конструкт ивы,назвав ее Versabus Module EuropeBus,сокращенно VME,а Intel в европейских же конструктивах вып устил новую систему Multibus-2,использовав новшества,реализованные в системе Fastbus,созданной ядерными электронщиками США к 1982г.Во всех трех системах сл ова адреса и данных увеличены до 32х разрядов,что обеспечило емкость обще й памяти системы в 4 млрд.адресов. VME первой вышла на международный рынок,а более совершенная система Multibus-2 опоздала и не получила должного распространения,хотя эту ап паратуру начали выпускать более 100 фирм.Аппаратуру VME и ее улучшенные моди фикации выпускают более 300 фирм в разных странах,несмотря на архаичность базовой структуры системы.В России собирают модули VME,но на иностранных к омплектующих и в небольших объемах. В ПЭВМ также есть магистраль,обслуживающая процессор, платы памяти и устройства ввода-вывода информации.В компь ютере PS/2 фирмы IBM к магистрали "Microchannel" могут быть присоединены до восьми 16-разр ядных процессорных модулей или до четырех 32-разрядных модулей. Архитект ура "Microchanne" специализирована на структуру микропроцессоров Intel. В стандарте Fastbus была определена локальная информационная сеть произвольной конфигурации,работающая в логическом протоколе,впер вые едином для модулей, крейтов и сети.Скорость передачи информации чере з магистраль доведена до рекордного на те времена значения 80 Мбайт/сек.,дл я этого длительность фронтов импульсов пришлось уменьшить до 10 нс- в 10 раз короче,чем в системе КАМАК. Развитие МАГИСТРАЛЬНО- мод ульных систем завершает разработка с громким названием Futurebus("магистраль б удущего")по стандарту США 1991г.В этой системе сделано одно принципиальное добавление,учитывающее особенность многопроцессорных компьютеров.В т аких системах каждый микропроцессор имеет в своем распоряжении вспомо гательную кэш-память.Во время выполнения параллельных программ у одног о из процессоров появляется промежуточный результат, необходимый друг им процессорам для дальнейшей работы.Этот результат нужно быстро перед ать в кэш-памяти нуждающихся процессоров.Процедура таких передач как ра з и предусмотрена в стандарте Futurebus. Отказ от магис трали-переход к РСИ. Прогресс техноло гии микроэлектроники привел к тому,что в наше время размеры элементов в микросхемах (транзисторов,резисторов,конденсаторов)удалось уменьши ть до 0.6-0.8 мкм,а число элементов в одном кристалле увеличить до нескольких миллионов.Например,микропроцессор Pentium cодержит 3 млн. транзисторов,имеет с оственную встроенную кэш-память и работает с частотой до 100 Мгц. Если неск олько таких процессоров подсоединить к одной магистрали общего пользо вания,то их работа становится неэффективной:процессор, быстро подготовивший промежуточный результат,занимает магистраль для передачи данных другому процессору,а остальные процесс оры вынуждены простаивать в течение относительно медленной передачи.М агистраль,бывшая в 70-80х г.г. верхом достижений,к концу 80х годов стала узким место м,нужно было искать новое решение. Специалисты,создававшие Fastbus и Futurebus+,в 1988 г. объединились для соз дания системы,способной решить новые задачи.Была начата разработка ста ндарта,известного сейчас как ANSI/IEEE Std 1596-1992 Scalable Coherent Interface-SCI,в русском переводе-Расширя емый Связный Интерфейс,РСИ. рис.4.Модель узла РСИ. Принцип магистрали общего пользования был отклонен в нач але исследований.Решили,что в новой системе узлы следует соединять инди видуальными связями,причем информация должна передаваться по каналам связи только в одном направлении.Узел получает информацию из входного к анала в дешифратор адреса.Если сообщение адресовано данному узлу,оно че рез дешифратор поступает в промежуточную память FIFO с очередью типа "первы м вошло-первым вышло" и далее проходит на прикладные схемы узла для обраб отки,например, микропроцессорами и транспьютерами.Если сообщение адре совано другому узлу,оно через проходную FIFO и переключатель передается в в ыходной канал к следующему узлу.Если ранее уже началась выдача обработа нной информации из выходной FIFO,передача проходящей информации задержив ается до окончания выдачи. Можно заметить,что узлы РСИ действуют подобно железнодорожному узлу:если со станции выходит поезд и выходной путь зан ят,то приходящий поезд направляют на запасной путь для отстоя;если же со став адресован именно этому узлу,то его вагоны сортируют и подают на раз грузочные пути. Последний из цепочки узлов РСИ соединяется с первым узлом -образуется колечко из нескольких узлов связей. Наименьшее колечко состоит из 2х узлов.Кольцеобразная стр уктура позволяет любому узлу получать подтверждение в приеме своего со общения.Для этого адресованный узел сразу же после приема сообщения выр абатывает эхо-сообщение и передает его в выходной канал,чтобы оно прошло по колечку к узлу, вызвавшему первичное сообщение.Предусмотрены специальн ые узлы-агенты,имеющие выходы на боковые каналы, для соединения с другим и колечками иными устройствами, выполняемыми в других стандартах.При по мощи интерфейсных агентов конкретная система может быть расширена доб авлением новых колечек с образованием сети произвольной конфигурации. РСИ является открытой системой, все составляющие которой работают в еди ном логическом протоколе и не требуют чуждых интерфейсов. рис.5.Применение системы РСИ. У-узел РСИ,А-агент,М-агент-мост,П-агент-переключатель, РС-рабочая станция в стандарте РСИ,VME-крейт VME, ПК-персональный компьютер, ПКР-персональный компьютер в стандарте РС, Э-сеть Ethernet. Слово "связный" в названии системы означает,что в стандарт е предусмотрены логические средства для образования связной группы кэ ш-памятей,получающих идентичную обновленную информацию.Связность уста навливается программно при помощи кодов-указателей адресов тех узлов,к оторые должны войти в связную группу. Затем процессор,создавший новую ин формацию, быстро выполняет ее запись в основную память и в группу кэ шей. рис.6.Запомининие в кэшах связной кэш-строки при помощи кодов-указателей адресов. Система РСИ-модульная,но не магистральная.Поскольку маги страль общего пользования в ней не понадобилась,из аббревиатуры МММИИУ С исчезла одна буква М.Физический облик ММИИУС в стандарте РСИ может быт ь очень разнообразным:от персональной рабочей станции до суперкомпьют ера,содержащего тысячи микропроцессоров,и транспьютеров;от одиночного персонального компьютера в комнате до информационной сети протяженно стью десятки километров,объединяющей множество компьютеров и измерите льно-управляющих устройств.Для компоновки аппаратурных систем в станд арте определены каналы связи 2х типов.Для передачи сообщений между модул ями в стандартизованном каркасе служат 18 параллельных печатных линий на задней плате.Передачи между обособленными узлами выполняются последо вательными кодами-по коаксиальному кабелю на расстоянии десятки метро в или по оптоволоконному кабелю на километры и более.Скорости передач ре кордные:при параллельной передаче 1 Гбайт/сек на частоте 250 МГц,при послед овательной-1 Гбит/сек. Объем полного адреса-64 разряда,причем наиболее значимые 16 разрядов выражают адрес узла в целом,поэтому в аппаратурной системе мак симальное число узлов может быть равно 2 =65536.Остальные 48 разрядов определяют допустимое число адресов в каждом узл е-около 280 трлн. Если в каждом адресе хранить стандартное 64-разрядное слово данных,то максимальный объем информации в узле составит 1.8 трлн. авторских листов по 40.000 знаков или 3.8 млрд.книг "Советский Энц иклопедический словарь".На практике полный объем памяти не используют,н о запас нужен для удобства программирования.Стандартом предусмотрены и малые дешевые системы с 32-разрядным адресом.В 1995 г. РСИ стал международны м стандартом,он принят в качестве базовой системы в ВВС США и в ВМФ США и К анады.Благодаря агентам-мостам аппаратура РСИ будет соединена со стары ми магистрально-модульными системами и уже существующими сетями. Говоря языком рекламы,РСИ-мост в ХХ1 век-век информатики,ос нованной на модульных открытых информационных сетях. Симметричная м ногопроцессорная обработка . Еще один пример ф ундаментальной компьютерной технологии,которая от уникальных вычисли тельных систем проложила себе путь к относительно массовым и недорогим платформам, используемым в локальных вычислительных сетях,- симметричная многопроцессорная обработка (Symmetric MultiProcessing-SMP). Сущность SMP По сути,для много процессорной обработки всегда требуются и соответствующие аппаратные платформы,и операционные системы(ОС).Однако ОС могут использовать много процессорные платформы несколькими различными способами. При асимметричной многопроцессорной обработке процессы прикладных программ назначаются конкретному процессу на аппаратной п латформе.Нити каждого процесса должны ждать, пока назначенный им процес сор не освободится.Такой метод, как правило,менее эффективен,чем симметр ичный метод. Симметричная многопроцессорная обработка предполагает, что все процессоры имеют одинаковые возможности. В SMP-модели нагрузка динамически распределяется между процессорами,так что невозможна ситуация,в которой одни Ц П перегружены,в то время,как другие ничем не заняты. Есть 2 общие реализации SMP,известные как сил ьносвязанная и слабосвязанная . Сильносв язанная базируется на схеме,согласно которой процессоры совместно используют данные из совокупности общих ресурсов,прежде все го,из общей памяти . Слабосвязанные системы используют механ изм обмена сообщениями между процессами для совместного использования ресурсов,когда это необходимо.В некоторых слабосвязанных системах каж дый процессор может даже иметь свой собственный контроллер диска и друг ие подсистемы. Чтобы полнее воспользоваться преимуществами SMP при орган изации многозадачности,выполнение нитей процесса контролируется с пом ощью приоритетных прерываний. Приоритетное прерывание позволяет ОС поддерживать конт роль над программами:какую программу и когда запускать,так что сбившиес я программы не могут поработить систему и вызвать проблемы. Основным преимуществом такой архитектуры является то, чт о прикладные программы имеют в своем распоряжении столько ЦП,сколько им ееется в наличии у сервера.Т.к. ОС занимается планированием работы проце ссоров,прикладным программам нет необходимости знать о количестве имеющихся процессоров. ОС назначит каждую нить первому свободному процессору. Программа-планир овщик в ядре ОС позволяет распределять нагрузку и в конечном итоге выпол нять программы точно с той же скоростью,с какой несколько ЦП могуут с ним и справиться. Масштабируемость.Конфликты на шине. Часто встречающи еся словосочетания типа "несколько процессоров","многопроцессорные сис темы" и т.п. наводят на вопрос,можно ли сказать,чему равно оптимальное числ о процессоров в системе? Необходимо иметь в виду,что эффективность не растет линей но при добавлении еще одного процессора.Вернее,она раст ет линейно с увеличением числа процессоров только до тех пор,пока не наступают ограничения,связанные с проблемами соединения с о бщей шиной.Согласно известному предположению Минского для широкого кл асса алгоритмов конфликт между N процессорами с коллективным распредел ением ресурсов, соединенными с общей шиной, ограничивает повышение произ водительности величиной log 2 N. Современные конструкторы "суперкомпьютеров" использова ли ряд параллельных структур и достигли повышения производительности в соответствиис законом Амдала:N/log 2 N. Рассмотрим подробнее суть конфликтов на шине.Сетевая ОС д олжна управлять каждым процессором и,следовательно, взаимодействием п роцессора с внутренними вызовами и периферийными устройствами на шине( поэтому,собственно, производительность и не растет линейно).Когда нить в одно процессорной системе не может более выполняться до осуществления неко торого условия,процессор маскирует программное прерывание так,что ник акой другой процесс не может воспользоваться данным ресурсом.Затем он с охраняет состояние нити,чтобы выполнение кода могло возобновиться при осуществлении условия. В системе с одним процессором маскированное прерывание п редотвращает использование процессором ресурса.Кроме того,достаточно просто сохранять описание уровней прерывания и масок,контролирующих д оступ к структурам данных ОС.С добавлением каждого нового процессора эт а задача становится все более трудной.ОС для SMP-платформы должна уточнить, что только один процессор в данный момент выполняет сегмент кода,которы й меняет глобальную структуру данных.Словом,в SMP-среде этот механизм (маск ированное прерывание) не гарантирует,что различные процессы не будут им еть доступа к тому же самому ресурсу через другое прерывание. Для управления прерываниями между процессорами иногда и спользуется(например,Windows NT Advanced Server)метод взаимоблокировки.По сути,взаимобло кировка является программной процедурой,которая блокирует доступ втор ого процессора к уже занятому ресурсу.Такой метод позволяет п редотвратить порчу процессорами глобальных структур данных,однако при непродуманной реализации он может привести к тому,что процессоры будут бездействовать в течение длительного периода,ожидая освободившийся за мок блокировки. По мере добавления новых процессоров к системе накладные расходы на управление конфликтами возрастают,и это уменьшает отдачу от ОС,ориентированных на симметрично-многопроцессорную обработку.Это обс тоятельство по идее будет как сейчас,так и впредь ограничивать число про цессоров, которое оправдано установить в SMP-платфорфу. Действительно,наиболее узким местом,как установлено,явл яется системная шина,а ее пропускная способность,несмотря на все нововведения, только-только поспевает за ростом производительности ЦП,а тут еще надо справиться с ростом их числа. Спецификация м ногопроцессорных систем компании Intel . На основе вышеиз ложенного можно получить некоторое представление о многопроцессорных( МП) системах,в частности,о SMP-платформах.В качестве конкретного примера ис пользования многопроцессорных систем рассмотрим их спецификацию, предложенную компанией Intel(MPS-MultiProcessor Specification V.1.1).Главная цель специф икации-определить стандартный интерфейс для многопроцессорных платфо рм,который позволит расширить область применения PC/AT-платформ по сравнен ию с традиционными платформами,в то же время сохраняя полную совместимо сть с PC/AT на уровне программ(термин "PC/AT-совместимость" используется,чтобы ха рактеризовать компоненты,видимые(доступные)для программных средств). Сердцем спецификации являются структуры данных, определ яющие конфигурацию МП-системы.Эти структуры данных создает ВIOS,в известн ом формате представляя аппаратные средства стандартным драйверам устр ойств или Уровню Изоляции Аппаратуры(HAL-Hardware Abstraction Layer)ОС. Спецификация определя ет задаваемые по умолчанию конфигурации аппаратуры,и в целях большей ги бкости определяет расширения для стандартного BIOS. рис.7.Концептуальные понятия. 1.Операционная система 2.Уровень абстрагирования от аппаратных средств 3.BIOS МП-системы 4.Структуры данных,задающих конфигурацию МП-системы 5.Аппаратные средства В спецификации рассматриваются следующие вопросы: -создание на основе PC/AT-платформ многопроцессорных систем, которые могут исполнять существующие программы для однопроцессорных и многопроцессорных микроядерных ОС. -поддержка APIC(МП-контроллера прерываний)для обработки симм етричного ввода-вывода. -возможность использовать BIOS с минимальной настройкой на к онкретную МП-систему. -таблица факультативных МП-конфигураций с информацией о к онфигурации. -включение ISA и других промышленных стандартов на шины, так ие,как EISA,MCA,VL и PCI в МП-совместимые системы. -требования,обеспечивающие прозрачную(для программного обеспечения)реализацию вторичной шины кэша и памяти. Минимальный набор аппаратных средств,который необходим для реализации МП-спецификации,таков: -один или несколько процессоров,по набору команд совмести мых с архитектурой семейств процессоров Intel 486 и Pentium; -один или несколько контроллеров APIC на процессорах Pentium 735/90 или 815/100; -прозрачные для программ подсистемы кэшей и лбщей памяти; -видимые для программ компоненты PC/AT-платформ. Документ также определяет свойства МП-систем,видимые для BIOS и ОС.Однако надо учитывать,что по мере развития технологии выполняемы е BIOS функции могут изменяться. Общая структур а МП-системы При построении м ногопроцессорной архитектуры может использоваться одна из нескольких концептуальных моделей соединения вычислительных элементов,а также мн ожество схем взаимосвязи и вариантов реализации. На рисунке показана общая структура МП-системы,построенн ой на основе спецификации MPS 1.1.В нее входит сильно связанная архитектура с общей памятью с распределенной обработкой данных и прерываний ввода-вы вода.Она полностью симметрична; т.е.все процессоры функционально иденти чны и имеют одинаковый статус,и каждый процессор может обмениваться с ка ждым другим процессором.Симметричность имеет два важных аспекта:симме тричность памяти и ввода-вывода. Память симметрична,если все процессоры совместно исполь зуют общее пространство памяти и имеют в этом пространстве доступ с одни ми и теми же адресами.Симметричность памяти предполагает,что все процес соры могут исполнять единственную копию ОС.В таком случае любые существ ующие системы и прикладные программы будут работать одинаково,независ имо от числа установленных в системе процессоров. Требование симметричности ввода-вывода выполняется,есл и все процессоры имеют возможность доступа к одним и тем же подсистемам ввода-вывода(включая порты и контроллеры прерывания),причем любой проце ссор может получить прерывание от любого источника.Некоторые МП-систем ы,имеющие симметричный доступ к памяти,в то же время являются асимметрич ными по отношению к прерываниям устройств ввода-вывода,поскольку выдел яют один процессор для обработки прерываний.Симметричность ввода-выво да помогает убрать потенциально узкие места ввода-вывода и тем самым пов ысить расширяемость системы. Системы,удовлетворяющие МП-спецификации,обладают симме тричностью памяти и ввода-вывода,что позволяет обеспечить расширяемос ть аппаратных средств,а также стандартизовать программные средства. 1.ЦП 7.Шины коммуникаций контроллера прерываний 2.Контроллер прерываний APIC 8.Модуль общей памяти 3.Контроллер шины памяти 9.Буфер графических фреймов 4.Контроллеры кэша 10.Контроллер прерываний APIC 5.Кэш-память 11.Интерфейс ввода-вывода 6.Высокопроизводительная шина 12.Шина расширения ввода-выв ода памяти Рис8.Архитектура МП-системы . Основные компо ненты МП-спецификация определяет системную архитектуру на основе следующих компонентов аппа ратуры:системные процессоры, контроллеры APIC,системная память,шина расши рения ввода-вывода. Системные процессоры. В целях обеспечени я совместимости с существующими программными средствами для PC/AT,специфи кация основывается на процессорах семейства Intel 486 или Pentium. Хотя все процессо ры в МП-системе функционально идентичны, спецификация выделяет два их ти па:загрузочный процессор(BSP) и прикладные процессоры(AP).Какой процессор иг рает роль загрузочного,определяется аппаратными средствами или совмес тно аппаратурой и BIOS.Это сделано для удобства и имеет значение только во в ремя инициализации и выключения. BSP-процессор отвечает за инициализацию системы и за загрузку ОС.AP-процессор активизируется после загрузки ОС. Контроллеры APIC. Данные контроллеры облада ют распределенной архитектурой,в которой функции управления прерывани ями распределены между двумя функциональными блоками:локальным и ввод а-вывода.Эти блоки обмениваются информацией через шину,называемую шино й коммуникаций контроллера прерываний(ICC-interrupt communication controller). В МП-системе множество локальных блоков и блоков ввода-вы вода могут коллективно использовать одну запись, взаимодействуя через шину ICC.Блоки APIC совместно отвечают за доставку прерывания от источника пр ерываний до получателей по всей МП-системе. Блоки APIC дополнительно увеличивают расширяемость за счет разгрузки шины памяти от трафика прерываний,а также разделения между пр оцессорами нагрузки по обработке прерываний. Благодаря распределенной архитектуре,локальные блоки и ли блоки ввода-вывода могут быть реализованы в отдельной микросхеме или интегрированы с другими компонентами системы. Системная память. В системах,совместимых с МП-спецификацией, используется архитектура памяти стандарта AT.Вся пам ять используется как системная за исключением адресов, зарезервированных под устройства ввода-вывода и BIOS. МП-системы нуждаются в значительно более высокой пропуск ной способности по сравнению с однопроцессорными. Требования возраста ют пропорционально числу процессоров на шине памяти.Поэтому специфика ция содержит рекомендации использовать кэши второго уровня,призванные снизить трафик по шине и реализующие следующие функции:стратегия обнов ления с обратной записью и протокол определения согласованности кэшей. От кэшей второго уровня и контроллеров шины памяти требуется,чтобы они б ыли полностью прозрачны для программных средств. Шина расширения ввода-вывода .Спецификац ия обесречивает построение МП-систем на основе платформ PC/AT,отвечающих пр омышленным стандартам.В проектах могут быть использованы стандартные шины ISA,EISA,MCA,VL и PCI. BIOS выполняет функции слоя,изолирующего особенности аппар атных средств от ОС и программных приложений. Стандартный однопроцессо рный BIOS выполняет следующие функции:проверяет системные компоненты;стр оит таблицы конфигурации,используемые ОС;инициализирует процессор и в сю остальную систему. В многопроцессорных системах BIOS дополнительно выполняет следующие функции:передает информацию о конфигурации в ОС, которая иден тифицирует все процессоры и другие компоненты МП-систем;переводит все п роцессоры и другие компоненты многопроцессорной системы в заданное со стояние. Одна из главных целей этой спецификации состоит в том, что бы обеспечить возможность построения микроядерных ОС для многопроцессорных систем.Это достигается благодаря гибкому балансу между возможностями аппаратуры и BIOS. Посредством BIOS потен циально огромное разнообразие аппаратных конфигураций уменьшается вс его до нескольких вариантов,которые могут быть обработаны на начальной загрузочной фазе работы ОС. Спецификация а ппаратных средств. Для того,чтобы ОС могла работать на многопроцессорных платформах,аппаратные средства до лжны обладать определенным набором свойств.Их спецификация определяет способ реализации компонентов,перечисленных в предыдущем разделе.Соо тветствие спецификации подразумевает несколько аспектов,которые перечислены ниже. Конфигурация системной памяти. Специфика ция МП-памяти основывается на стандартной карте памяти PC/AT размером до 4 Гбайт. Кэшируемость и доступность физической памяти для проце ссоров. Кэшируется вся память,за исключением области, отв еденной для описания регистров локального блока APIC.Все процессоры имеют доступ к главной памяти и участкам памяти,отведенным под ROM BIOS. Требования к реализации внешних кэшей. Ча сто для улучшения рабочих характеристик в МП-системах приходится испол ьзовать внешние кэши.Наличие и детали реализации внешних кэшей в специф икации MPS не рассматриваются.Однако,если предполагается их использовать ,они должны отвечать определенным требованиям: -внешние кэши должны поддерживать согласованность между собой,с главной памятью,внутренними кэшами и другими важными устройств ами. -процессоры должны обмениваться между собой надежным обр азом,что означает невозможность взаимовлияния в тех случаях,когда сраз у несколько процессоров получают доступ к одной области памяти.Внешние кэши должны гарантировать,что все блокированные операции видимы други м процессорам. Управление памятью(блокировка). Для защит ы целостности некоторых критических операций с памятью Intel-совместимые п роцессоры используют специальный сигнал.Разработчики системных прогр аммных средств должны использовать этот сигнал для управления доступо м процессоров к памяти. Для гарантии AT-совместимости блокировка некорректных опе раций с памятью в AT-совместимых шинах в согласованной системе должна реа лизовываться строго в соответствии со спецификациями на шины. Упорядочение записей в памяти. Применяет ся при управлении устройствами ввода-вывода,чтобы операции с памятью и в водом-выводом выполнялись строго в запрограммированном порядке. Строг ое упорядочивание операций ввода-вывода поддерживается процессорами. Для оптимизации функционирования памяти процессоры и ми кропроцессорные наборы часто реализуют буферы записи и кэши обратной з аписи.Intel-совместимые процессоры гарантируют упорядоченный доступ проц ессоров ко всем внутренним кэшам и буферам записи. Управление прерываниями. В МП-совместимо й системе прерывания управляются контроллерами APIC.Контроллеры APIC являют ся элементом распределенной аррхитектуры,в которой функции управления прерываниями распределены между двумя функциональными блоками.Эти бл оки обмениваются информацией чере шину ICC.Устройство ввода-вывода опред еляет появление прерывания,адресует его локальному блоку и посылает по шине ICC. В МП-совместимой системе используется по одному локально му блоку на процессор.Число блоков ввода-вывода должно быть не менее одн ого. Чтобы обеспечить расширение функций и внесение изменени й в будущем,архитектура APIC определяет только программный интерфейс блок ов APIC.Разные версии протоколов APIC могут быть реализованы с разными протоко лами шины и спецификациями электрических сигналов. Режимы прерывания. В спецификации опреде лены три режима прерывания: 1.Режим PIC-эффективно обходит все компоненты APIC и заставляет систему функционировать в однопроцессорном режиме. 2 . Режим виртуальной линии-и спользует APIC как виртуальную линию,в остальном совпадает с режимом PIC. 3.Режим симметричного ввода-вывода-позволяет работать с м ногими процессорами. Первые два режима обеспечивают совместимость с PC/AT.В МП-сов местимой системе должен быть реализован хотя бы один из этих режимов.ОС многопроцессорной системы загружается в одном из PC/AT-совместимых режимо в.Затем ОС переключается в многопроцессорный режим.В этом режиме требуе тся функционирование хотя бы одного блока ввода-вывода APIC. Прерывания вво да-вывода генерируются контроллером блока ввода-вывода.Все линии преры вания или замаскированы,или работают вместе с блоком ввода-вывода в смеш анном режиме. Блок ввода-вывода имеет вход прерываний общего назначения , который можно программировать индивидуально для различных режимов ра боты.Распределение линий прерывания ввода-вывода делается конкретно д ля каждой системы. Распределение системы прерываний на локальном блоке APIC. Данный блок имеет два входа прерываний общего назначения , зарезервированных для системных прерываний.Эти входы можно программи ровать индивидуально для различных режимов работы. Для обеспечения совместимости с PC/AT загрузочный процессор должен поддерживать DOS-совместимое исполнение операций с плавающей запя той при работе в каждом из PC/AT-совместимых режимов. Отображение памяти APIC. В согласованной МП-с истеме все контроллеры APIC должны быть реализованы как описанные в памяти устройства ввода-вывода.Базовые адреса APIC находятся в верхней части адре сного пространства памяти.Все локальные блоки отображаются в одних и те х же адресах,которые не подлежат коллективному использованию,а использ уются каждым процессором индивидуально. Напротив,контроллеры ввода-вывода отображаются так,чтоб ы обеспечить их совместное использование всеми процессорами, т.е. полную симметричность доступа. Разработчики системы должны определить идентификацию л окальных блоков и гарантировать уникальность их идентификаторов.Испол ьзуются два пути задания идентификаторов:при помощи аппаратных средст в и при помощи BIOS с поддержкой аппаратных средств. Таймеры интервалов. Локальные блоки соде ржат 32-битный программируемый таймер с 2мя независимыми входами.Таймеры блока ввода-вывода имеют один вход. Поддержка перезагрузки. Для приведения в сех систем компьютера в начальное состояние требуется возможность пер езагрузки системы.В системе может выполняться "жесткая" перезагрузка,ко торая устанавливает все компоненты системы в начальное состояние."Жест кая" перезагрузка производится при включении питания или при нажатии кн опки RESET на передней панели. "Мягкая" загрузка только частично инициализирует процесс ор. При использовании такой перезагрузки не происходит поте ри обрабатываемой информации,т.е. система ожидает окончания выполнения цикла,а также не сбрасывает содержимое кэшей и регистров с плавающей зап ятой.Такой тип перезагрузки может выполняться на процессорах типа Pentium,но не Intel 486. "Мягкая" загрузка одного из процессоров-одна из основных ф ункций в МП-системе,наряду с включением и выключением.С ее помощью BSP-конт роллер может выборочно инициализировать AP-контроллер для последующего включения в работу или восстановления AP-контроллера после непоправимой системной ошибки.Такого рода перезагрузка должна инициализироваться п рограммными средствами. Начальное состояние системы-это состояние до передачи уп равления от BIOS операционной системе. Таблицы конфиг урации МП-систем. ОС должна иметь д оступ к информации о конфигурации МП-системы.В спецификации предусмотр ено два метода передачи этой информации в ОС:минимальный,позволяющий за дать конфигурацию посредством выбора одного из нескольких подразумева емых наборов значений параметров аппарратуры;и максимальный,обеспечив ающий высокую гибкость при проектировании аппаратных средств благодар я возможности произвольных установок. На рис.9 показана общая схема структур данных,определяющи х конфигурацию МП-системы.Используются две структуры данных. Таблица конфигурации системы Переменное число записей переменной длины Запись(длина зависит от типа записи) Тип записи Заголовок фиксированной длины Структура Указателя Переходов Указатель физических адресов Рис.9.Структуры да нных,определяющие конфигурацию МП-системы. Структура указ ателя переходов. Эта структура содержит указатель физиче ских адресов в таблице конфигурации и другие характеристики МП-системы. Таблица конфигурации МП-системы. Эта табл ица не является обязательной.Она содержит точную информацию о контролл ерах APIC,процессорах,шинах и прерываниях.Она содержит заголовок, за которы м следует множество записей различных типов.Формат и длина каждой запис и определяются ее типом.Если таблица конфигурации присутствует,она хра нится или в системной части оперативной памяти,или в ROM BIOS. Первый байт каждой записи идентифицирует тип записи.Кажд ый тип записи имеет фиксированную длину.Описания типов записей: процесс ор,шина,блок ввода-вывода.Распределение прерываний ввода-вывода,распре деление локальных прерываний. Спецификация по умолчанию определяет несколько конфигу раций МП-систем.Цель этих установок в том,чтобы упростить проектировани е BIOS.Если система соответствует одной из конфигураций,заданных по умолча нию,BIOS не должен обеспечивать таблица конфигурации МП-системы.ОС будет со держать такую таблицу внутри себя. Типы конфигураций системы,заданные по умолчанию, определ яются байтом 1 информации о свойствах МП-системы, которая является часть ю Структуры Указателя Переходов.Чтобы система поддерживала конфигурац ию,заданную по умолчанию, она должна поддерживать два процессора и отвеч ать еще ряду требований.Всего имеется 7 типов системы,задаваемых по умол чанию.В них задаются следующие поля:число процессоров, тип используемых в системе шин;тип контроллеро APIC; варианты;заложена схема МП-системы. Функции BIOS в МП-системе. В зависимости от мн огопроцессорных компонентов в МП-системе BIOS может иметь следующие допол нительные функции: 1.Перевод AP в "спящий" режим,так чтобы они не пытались исполня ть те же коды BIOS,что и BSP.Это необходимо,поскольку коды BIOS обычно не предназна чены для мультиобработки. 2.Инициализация контроллеров APIC и других МП-компонент. 3.Создание таблицы конфигурации МП-системы. Наличие такой спецификации позволит создавать рабочие с танции высокого класса и серверы масштаба предприятия с хорошим отноше нием "цена/производительность" и с возможностью исполнения всех существ ующих программ для ПК,а также сформирует фундамент для программных паке тов для микроядерных ОС МП-систем. Заключение Описанные паралл ельные матричные,конвейерные и некоторые другие многопроцессорные сис темы обеспечивают огромный потенциальный рост производительности и вы числительной мощности.Действительно,любой граф,узлами которого являют ся отдельные процессоры,а дугами-непосредственные связи между ними,сей час можно разместить в конкретной МП-системе. Кроме того,также упомянутые пирамидальные системы облад ают сравнительно новой топологией,которая представляется особенно под ходящей для обработки изображений,распознавания образов и машинного з рения.Это топология,при которой последовательно уменьшающиеся матрицы объединяются в единую пирамидальную структуру.Каждый слой пирамидаль ной системы может достигать такой же потенциально высокой производите льности обработки,как и сопоставимые по размерам матричные процессоры, поскольку каждый ее слой в сущности и является матричным процессором.К т ому же все слои пирамидальной системы могут работать одновременно. Важно и то,что внутренняя древовидная топология пирамиды определяет возможность накопления и объединения информации по мере по этапного преобразования изображения. Матричные,конвейерные и в особенности пирамидальные стр уктуры обеспечивают увеличение производительности и вычислительной м ощности на несколько порядков по сравнению с традиционными ЭВМ с одним Ц П.Они особенно пригодны для обработки изображений,распознавания образ ов и в системах технического зрения.Они также хорошо соответствуют треб ованиям технологии СБИС благодаря своей регулярной микомодульной стру ктуре. Касаясь открытых модульных информационно-измерительно- управляющих систем,скажем,что в начале 1994г.в США была образована Ассоциац ия пользователей,разработчиков и производителей аппаратуры РСИ.Появил ось также понимание того,что РСИ обеспечит выполнение не только самых сл ожных расчетов в науке и высоких технологиях,но и позволит экономно и ло гически просто реализовать надежные информационные сети,в частности,с ети в самообучающихся системах искусственного интеллекта. Хотя вариантов многопроцессорных ситем много,однако сис темы SMP в ближайшем будущем станут основными.Главным доводом,говорящим в пользу этого,является низкая стоимость аппаратного расширения. Потенциальные возможности SMP начинают находить применени е.Во-первых,уменьшаются габариты платформы.Во-вторых,коммуникационные стандарты сделали доступными распределенные вычисления.Вычисления в а рхитектуре "клиент-сервер" непосредственно используют возможности свя занных систем и разделяют рабочую нагрузку.В-третьих, независимое масштабирование архитектуры(т.е. без увеличе ния накладных расходов или необходимости переписывания приложений)явл яется ключевым элементом поддержки как процесса-клиента,так и процесса- сервера.Все эти элементы хорошо поддерживаются системами SMP. Кроме того,сетевые операционные системы и прикладные про граммы для ПК получают возможность воспользоваться преимуществами апп аратного обеспечения для SMP.Компания Intel подготовила солидный плацдарм дл я этого,представив значительно обновленный контроллер прерываний APIC,а г лавное разработав спецификацию МП-архитектуры и добившись ее по пулярности у своих ведущих партнеров-производителей ПК-серверов. Словом,основные тенденции развития многопроцессорных с истем медленно,но верно воплощаются в жизнь(режим on-line!). Литература. 1. Сверхбольшие интегральные схемы и современная обработка сигналов ;под ред.С.Гуна,Х.Уайтхауса,Т.Кайлата.- М:Радио и связь,1989г.-471с. 2. К.Эрглис "Открытые модульн ые многопроцессорные информационно-измерительно-управляющие системы "// Открытые системы.-1995г.-№2.с.57-61. 3. Е.Ленгрен "Сетевые ОС для SMP-п латформ"// Открытые системы.-1995г.-№2.с.16-19. 4. А.А.Мячев "Спецификация мно гопроцессорных систем компании Intel"//Открытые системы.-1995г.-№3.с.56-63. 5. /Ассоциация пользователей ОС UNIX/ "Развитие архитектур баз данных"//Открытые системы.-1995г.-№2.с.4-11. 6. Применение интегральных микросхем памя ти ;под ред. А.Ю.Гордонов,А.А.Дерюгина.-М:Радио и связь,1994г.-230с.
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
С возрастом начинаешь чаще задумываться о высоком. Например, о своём давлении.
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru