Расчетно-графическая работа. КМОП схема И-НЕ

Министерство Образования РФ

Московский Государственный институт электроники и

математики (технический университет)

Кафедра электроники и электротехники

КУРСОВАЯ РАБОТА

ПО ДИСЦИПЛИНЕ «ЭЛЕКТРОНИКА»

Москва 2004

Задание на курсовую работу

КМОП схема И-НЕ

Минимальный размер 3 мкм,

Толщина окисла 60 нм

1. Описать принцип работы схемы.

2. Выбрать и описать технологию изготовления схемы.

3. Нарисовать топологию и разрез схемы.

4. Рассчитать параметры элементов схемы.

5. С помощью программы P-Spice рассчитать:

а) передаточную характеристику схемы;

б) переходную характеристику схемы;

в) статическую и динамическую мощности, потребляемые схемой.

1. Нарисовать топологию всей схемы.

2. Сравнить с аналогами выпускаемыми промышленностью.

Описание работы схемы

Данная схема реализует логическую операцию И-НЕ. Таблица истинности для данной операции следующая:

Таким образом, рассмотрим четыре возможных комбинации входных данных:

Вх1	Вх2
0	0

В данном случае транзистор с индуцированным n-каналом T₄ будет закрыт, т.к. напряжение

U_ЗИ = U_З – U_И = U⁰_лог – U⁰_лог= 0 < U_пор = 1.5, следовательно T₃ тоже закрыт. А транзисторы с индуцированным p-каналом T₁ и T₂ открыты вследствие того, что U_ЗИ = U_З – U_И = U⁰_лог – E_пит < -U_пор = -1.5. Таким образом, выход будет закорочен на E_пит.

Вх1	Вх2
0	1

При таких входных данных транзистор с индуцированным n-каналом T₄ будет открыт, вследствие того, что U_ЗИ = U_З – U_И = =U¹_лог – U⁰_лог > U_пор = 1.5. Но т.к. транзистор с индуцированным n-каналом T₃ закрыт U_ЗИ = U_З – U_И = U⁰_лог – U⁰_лог= 0 < U_пор = 1.5, следовательно транзистор T₄ к выходу не подключён. Транзистор с индуцированным p-каналом T₂ будет находится в закрытом состоянии, т.к.

U_ЗИ = U_З – U_И = U¹_лог – Е_пит > -U_пор = -1.5. Транзистор Т₁ будет в открытом состоянии, т.к. U_ЗИ = U_З – U_И = U⁰_лог – Е_пит < -U_пор = =-1.5. Т. е. Е_пит будет подключено к выходу схемы.

Вх1	Вх2
1	0

В этом случае транзистор Т₄ будет закрыт U_ЗИ = U_З – U_И = U⁰_лог – U⁰_лог=

=0 < U_пор = 1.5, а следовательно транзистор Т₃ будет тоже закрыт. Т.е. выход не будет заземлён. Транзистор Т₁ будет закрыт U_ЗИ = U_З – U_И = U¹_лог – Е_пит > -U_пор =

=-1.5, но Т₂ – открыт, т.к. U_ЗИ = U_З – U_И = U⁰_лог – Е_пит < -U_пор =-1.5. Таким образом, выход подключён к Е_пит.

Вх1	Вх2
1	1

При таких входных данных транзисторы с индуцированным p-каналом Т₁ и Т₂ будут закрыты, т.к. U_ЗИ = U_З – Uи = U¹_лог – Е_пит > -U_пор = -1.5. А транзисторы с индуцированным n-каналом Т₃ и Т₄ будут открыты U_ЗИ = U_З – U_И = U¹_лог – U⁰_лог > >U_пор =1.5. Т.е. Выход будет подключён к земле.

Технология изготовления схемы

Для изготовления схемы используется технология изготовления КМОП с поликремневыми затворами, двумя отдельными карманами для p-канальных и

n-канальных транзисторов и изопланарной изоляцией.

1. Окисление кремниевой пластины n-типа с низким легированием.
2. Фотолитография для вскрытия окон под диффузию примеси p-типа (p-карман), ионное внедрение бора во вскрытую область, окисление и одновременная разгонка бора.

3. Фотолитография для вскрытия окон под диффузию примеси n-типа (n-карман), ионное внедрение фосфора во вскрытую область, окисление и одновременная разгонка фосфора.
4. Фотолитография для вскрытия окон под область охранных колец (p-типа), внедрение бора во вскрытую область, окисление и разгонка.
5. Фотолитография для вскрытия окон под область охранных колец (n-типа), внедрение фосфора во вскрытую область, окисление и разгонка.
6. Нанесение пленки нитрида кремния для использования в качестве маски при локальном травлении, фотолитография по нитриду кремния, локальное травление кремния на глубину ? 2 – 3 мкм для формирования области изоляции и фотолитография областей под тонкий окисел.
7. Формирование толстого изолирующего и тонкого подзатворного окислов.

8. Удаление маски нитрида кремния, нанесение пленки поликристаллического кремния, толщиной 60нм.
9. Фотолитография для вскрытия окон под области стоков и истоков p-канальных транзисторов, внедрение бора во вскрытые области.
10. Фотолитография для вскрытия окон под области стоков и истоков n-канальных транзисторов, внедрение фосфора во вскрытые области.
11. Окисление, фотолитография для вскрытия окон под контакты к областям стоков и истоков, напыление пленки алюминия.
12. Фотолитография для разъединения контактов

Топология и разрез схемы

n-

металлизация

контакт

p+ область

n+ область

поликремневый затвор

подложка

Рис. 1. Топология схемы.

Рис. 2. Разрез схемы вдоль каналов транзисторов Т₃ и Т₄ (А-А)

Рис. 3. Разрез схемы вдоль каналов транзисторов Т₁ и Т₁ (Б-Б)

Расчёт параметров элементов схемы

Электрическая постоянная

Относительная диэлектрическая проницаемость SiO2

Подвижность носителей

Толщина окисла

Заряд электрона

Постоянная Больцмана

Относительная диэлектрическая проницаемость Si

Поверхностная плотность заряда

Концентрация примеси в подложке

Собственная концентрация носителей в полупроводнике

Нормальная температура

Напряжение на p-n-переходе

Длина перекрытия затвором области стока и истока

Глубина залегания областей стока и истока

Минимальный размер

Длина канала

Удельная ёмкость подзатворного диэлектрика

Коэффициент удельной крутизны транзистора

Ширина канала

Оптимальное соотношение параметров транзисторов

Поверхностный заряд на границе Si-SiO2

Уровень Ферми для транзистора

Заряд обеднённого слоя транзистора

Падение напряжения на слое окисла

Падение напряжения, компенсирующее

поверхностный заряд

Разность работы выхода электронов из

затвора и полупроводника подложки

Пороговое напряжение транзистора

Площадь p-n-перехода транзистора:

Ширина p-n-перехода

Ёмкости перехода подложка-сток,

подложка-исток

Удельная ёмкость перекрытия

затвор-исток, затвор-сток

Ёмкость затвор-подложка транзистора

Нагрузочная ёмкость

Паразитная ёмкость:

Расчёт в PSpice

Передаточная характеристика схемы

KP_77 KMOS_stat

Vpit 1 0 5V

Vin1 3 0 0V

Vin2 4 0 5V

Mn1 2 3 5 0 nch

Mn2 5 4 0 0 nch

.model nch nmos(W=120u L=6u Vto=1.173V level=1 kp=35.4u UO=600)

Mp1 1 3 2 1 pch

Mp2 1 4 2 1 pch

.model pch pmos(W=240u L=6u Vto=-1.173V level=1 kp=17.7u UO=300)

.dc Vin1 0 5 0.01

.probe

.end

Из передаточной характеристики однозначно определяются основные параметры логической схемы :

• Уровни логического нуля (), логической единицы () и логический

перепад (U_лог.).

; =5;

• Порог переключения V_п=2.38

• Запас помехоустойчивости

Найдем на передаточной характеристике точки, в которых производная равна 1, т.е. угол наклона касательной в этих точках равен 45°.

;

Переходная характеристика

KP_77 KMOS_din

Vpit 1 0 5V

Vin1 3 0 pulse(0 5 10n 50n 50n 80n 260n)

Vin2 4 0 5V

C1 2 0 20p

Mn1 2 3 5 0 nch

Mn2 5 4 0 0 nch

.model nch nmos(W=120u L=6u Vto=1.173V level=1 kp=35.4u +CBD=1.841E-13 CBS=1.841E-13 CGSO=7.08E-15 CGDO=7.08E-15 Tox=60n +LD=0.1um UO=600)

Mp1 1 3 2 1 pch

Mp2 1 4 2 1 pch

.model pch pmos(W=240u L=6u Vto=-1.173V level=1 kp=17.7u +CBD=2.173E-13 CBS=2.173E-13 CGSO=1.416E-14 CGDO=1.416E-14 +Tox=60n LD=0.1um UO=300)

.tran 10p 0.6u

.probe

.end

1. Длительность фронтов

1. Длительность задержек переключения

1. Длительность периода

T=260нс

Статическая и динамическая потребляемые мощности

Статическая мощность равна нулю, т. к. , а .

Динамическая мощность определяется выражением

P_д=2.22мВт

Сравнение с аналогами, выпускаемыми промышленностью

БМК К1515ХМ1

Параметр	Не менее	Не более	Данная схема
Напряжение питания UCC, B,	4.5	5.5	5
Выходное напряжение низкого уровня UOL, B	-	0.4	0
Выходное напряжение высокого уровня UOН, B	4	-	5
Среднее время задержки tзд, нс	-	50	33,09
Максимальная входная частота fCC, МГц	-	10	3,85
Помехоустойчивость, В	1,35	2,475	2,26

Используемая литература:

1. В.Д. Разевиг, Применение программ P-CAD и PSpice для схемо-технического

моделирования на ПЭВМ. Выпуск 2, М., «Радио и связь», 1992.

2. Р. Кроуфорд, Схемные применения МОП-транзисторов,М., «МИР», 1970.

3. Пономарев М.Ф., Коноплев Б.Г. Конструирование и расчет микросхем и

микропроцессоров: Учеб. Пособие для вузов., М., Рапм и связь, 1986.