Реферат: Компьютеры SPARC-архитектуры - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Компьютеры SPARC-архитектуры

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Microsoft Word, 171 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

Политехнический колл едж. Компьютеры SPARC - архитектуры. Выполнил , проверил Студент гр . 02033п Преподаватель информатики Холо пов П . С . Великий Новгород 2001 Содердержание . 1.Особенности процессоров с архитектурой SPARC компа нии Sun Microsystems . 2. SuperSPARC . 3. HyperSPARC . 4. MicroSPARC - II Особенности процессоров с архитектурой SPARC компании Sun Microsystems . Масштабируемая проц ессорная архитектура компании Sun Microsystems ( SPARC – Scalable Processor Architecture ) является на иболее широко распространённой RISC - архитектурой , отражающей доминирующее положение компании на рынке UNIX -рабочих ста нций и серверов . Процессоры с архитектурой SPARC лицензированы и изготавливаются по спецификациям Sun несколькими произ водителями , среди которых следует отметить ко мпании Texas Instruments , Fujitsu , LSI Logic , Bipolar Int ernational Technology , Philips и Cypress Semiconductor . Эти компании Осуществляют поставки процессоров SPARC не только сам ой Sun Microsystems , но и другим известным производителям вычислительных систем , например , Solbourne , Toshiba , Matsushita , Tatting и Cray Research .В 1990 году Sun передала все права на архитектуру SPARC организации SPARC International , которая в настоящее время включает более 250 членов . Основными задачами этой организации являются лицензирование технологии SPARC для реализации , руковод ства и проверки совместимости с о стандартами SPARC . Именно такая стратегия лицензирования позволила процессорам с архитектурой SPARC занять лидирующи е позиции на рынке RISC -кристаллов. Первоначально архитектура SPARC была разработана с це лью упрощения реал изации 32-битового процес сора . В последствии по мере улучшения техн ологии изготовления интегральных схем она пос тепенно развивалось и в настоящее время и меется 64-битовая версия этой архитектуры. В отличие от большинства RISC архитектур SPARC использует ре гистровые окна , которые обеспечивают удоб ный механизм передачи параметров между програ ммами и возврата результатов . Архитектура SPARC была первой коммерческой разработкой , реализующей механизмы отложенных переходов и аннулирования команд . Это давало компил ятору большую свободу заполнения времени , выполнения команд перехо да командой , которая выполняется в случае выполнения условий перехода и игнорируется в случае , если условие перехода не выполняе тся. Первый процессор SPARC был изготовлен компанией Fujitsu на основе вентильной матрицы , работающей на частоте 16.67 МГц . На основе этого процессора была р азработана первая рабочая станция Sun -4 с производительн остью 10 MIPS , объя вленная осенью 1987 года . В марте 1988 года Fujitsu увеличила , тактов ую частоту до 25 МГц создав процессор с производительностью 15 MIPS . Позднее компания Sun умело использовала конкуренцию среди компаний - поставщиков интегральных схем , выбирая наиболее удачные разработки для реализации св оих изделий SPARCstation 1, SPARCstation 1+, SPARCs tation IPC , SPARCstation ELC , SPARCstation IPX , SPARCstation 2 и серверов серий 4 XX и 6 XX . Такая ча стота процессоров SPARC была повышена до 40 МГц , а произв одительность – до 28 MIPS . Super SPARC . Дальнейшее увеличение производи тельности процессоров с архитектурой SPARC было дост игнуто за счёт реализации в кристаллах пр инципов суперскалярной обработки компаниями Texas Instruments и Cypress . Процессор Super SPARC компании Texas Instruments ста л основой серии рабочих станций и сер веров SPARCstation / SPARC server 10 и SPARCstation / SPARC server 20. Имеется несколько версий этого процессора , позволяющего в зависимости от с меси команд обрабатывать до трёх команд з а один машинный такт , отличающихся тактовой частотой. Процессор SuperSPARC имеет сбалансированную производительность на операциях с фиксированной и плавающей точкой . Он имеет внутренний кэш ёмкостью 36 Кб (20 Кб – кэш команд и 16 Кб кэш дан ных ), раздельные конвейеры целочисленной и вещ ественной арифметики и при тактовой частоте 75 МГц обеспечивает производительность около 205 MIPS . П роцесоор SuperSPARC п рименяется также в серверах SPARCserver 1000 и SPARCcenter 2000 компании Sun . Конструктивно кристалл монтируется на вза имозаменяемых процессорных модулях трёх типов , отличающихся наличием и объёмом кэш-памят и второго уровня и тактовой частотой . Моду ль M - bus SuperSPARC , используемый в модели 50 содержит 50-МГц SuperSPARC процессор с внутренним кэшем ёмкос тью 36 Кб . Модули M - bus SuperSPARC в моделях 51, 61 и 71 содержат по одному Su perSPARC процессору. Работающему на частоте 50, 60 и 75 МГц соотв етственно , одному кристалу кэш-контроллёра (так называемому SuperCache ), а также внешний кэш ёмкостью 1 Мб . Модули M - bus в моделях 502, 612, 712 и 514 содержат два SuperSPARC процессора и два кэш-контроллёра каждый , а последние три модели и по одному 1 Мб внешнему кэшу на каждый проц ессор . Использование кэш-памяти позволяет модулям CPU работать с тактовой частотой , отличной от тактовой частоты материнской платы ; пользователи всех моделей , поэт ому могут улучшить произво дительность своих систем заменой существующих модулей CPU в место того , чтобы производитель upgrade всей материнской платы . Компания Texas Instruments раз работала также 50 МГц процессор MicroSPARC с встроенным кэшем ё мкостью 6 Кб, который ранее широко исполь зовался в дешёвых моделях рабочих станций SPARCclassic и SPARCstation LX , а в настоящее время применяется лишь в X -терминалах . Sun совместно Fujitsu создали также новую версию крис талла MicroSPARC II с встроенным кэшем ёмкостью 24 Кб . На его основе построены рабочие станции и серверы SPARCstation / SPARC server 4 и SPARCstation / SPARC server 5, работающие на частоте 70, 85 и 110 МГц. Хотя архитектура SPARC остаётся доминирующей на рынке процессоров RISC , особенно в секторе рабочих станций , п овышение тактовой частоты процессоров в 1992-1994 го дах происходило более медленными темпами по сравнению с повышением тактовой частоты конкурирующих архитектур процессоров . Чтобы ликви дировать это отставание , а также в ответ на появление на рын к е 64-битов ых процессоров компания Sun разработала и проводит в жи знь пятилетнюю программу мо дернизации . В соответствиис этой программой Sun планировала довести тактовую частоту процессор ов MicroSPARC до 100 МГц в 1994 году (процессор MicroSPARC II с тактов ой частотой 70, 85 и 110 МГц уже используется в рабочих станциях и серверах SPARCstation 5) и до 125 МГц (процессор MicroSPARC III ) к концу 1995года . В конце 1994 – начале 1995 года на рынке появились микропро цессоры hyperSPARC и однопроцессорные и двухпро цессорные рабо чие станции с тактовой частотой процессора 100 и 125 МГц . К середине 1995 года тактовая част ота процессоров SuperSPARC должна быть доведена до 90 МГц (60 и 75 Мгц версии этого процессора в настоящее время применяются в рабочих станциях и серв ерах SPARCstation 20, SPARCserver 1000 и SPARCcenter 2000 компании Sun и 64-процессорно м сервере компании Cray Research ). Во второй половине 1995 года должны по явится 64-битовые процессоры UltraSPARC I с тактовой частотой от 167 МГц , в конце 1995 – нача ле 1996года – процессоры UltraSPARC II с тактовой ча стотой от 200 до 275 МГц , а в 1997/1998 годах - прос соры UltraSPARC III счастотой 500 МГц. HyperSPARC . HyperSP ARC одной из главных задач , стоявш их перед разработчиками мик ропроцессора ARC, было повышение производительности , особенно при выполнении операций с плавающей точкой . П оэтому особое внимание разработчиков было уде лено созданию простых и сбалансированных шест иступенчатых конвейеров целочисленной арифметики и плавающ е й точки . Логические схе мы этих конвейеров тщательно разрабатывались , количество логических уровней вентилей между ступенями выравнивалось , чтобы упростить вопрос ы дальнейшего повышения тактовой частоты . Про изводительность процессоров hyperSPARC может меня т ься независимо от скорости работы вне шней шины (M-Bus). Набор кристаллов hyperSPARC обеспечивает как синхронные , так и асинхронные операции с помощью специальной логики кристалла RT625. О тделение внутренней шины процессора от внешне й шины позволяет увелич и вать такт овую частоту процессора независимо от частоты работы подсистем памяти и ввода /вывода . Это обеспечивает более жизненный длительный цикл , поскольку переход на более производит ельные модули hyperSPARC не требует переделки всей системы . Процессорный набор hyperSPARC с тактовой ча стотой 100 МГц построен на основе технологическо го процесса КМОП с тремя уровнями металли зации и проектными нормами 0.5 микрон . Внутрення я логика работает с напряжением питания 3.3 В . Процессор hyperSPARC реализован в виде мно гокристальной микросборки , в состав которой входит суперскалярная конвейерная часть и тесно связанная с ней кэш-память вт орого уровня . В набор кристаллов входят RT620 (CPU) - центральный процессор , RT625 (CMTU) - контроллер кэш-памяти , устройство управле н ия памятью и устройство тегов и четыре RT627 (CDU) кэш-память дан ных для реализации кэш-памяти второго уровня емкостью 256 Кбайт . RT625 обеспечивает также интерфе йс с M-Bus. Центральный процессор RT620 состоит из целочи сленного устройства , устройства с пла вающ ей точкой , устройства загрузки /записи , устройс тва переходов и двухканальной множественно-ассоци ативной памяти команд емкостью 8 Кбайт . Целочис ленное устройство включает АЛУ и отдельный тракт данных для операций загрузки /записи , которые представляют со б ой два из четырех исполнительных устройств процессо ра . Устройство переходов обрабатывает команды передачи управления , а устройство плавающей т очки , реально состоит из двух независимых конвейеров - сложения и умножения чисел с плавающей точкой . Для увеличе н ия п ропускной способности процессора команды плавающ ей точки , проходя через целочисленный конвейе р , поступают в очередь , где они ожидают запуска в одном из конвейеров плавающей точки . В каждом такте выбираются две ко манды . В общем случае , до тех пор , пока эти две команды требуют для с воего выполнения различных исполнительных устрой ств при отсутствии зависимостей по данным , они могут запускаться одновременно . RT620 содержит два регистровых файла : 136 целочисленных регист ров , сконфигурированных в виде восьми регистровых окон , и 32 отдельных регистра плавающей точки , расположенных в устройстве плавающей точки . Кэш-память второго уровня в процессоре hyperSPARC строится на базе RT625 CMTU, который представляет собой комбинированный кристалл , включающий конт ролле р кэш-памяти и устройство управления памятью , которое поддерживает разделяемую вн ешнюю память и симметричную многопроцессорную обработку . Контроллер кэш-памяти поддерживает к эш емкостью 256 Кбайт , состоящий из четырех RT627 CDU. Кэш-память имеет прямое от о бражени е и 4К тегов . Теги в кэш-памяти содержа т физические адреса , поэтому логические схемы для соблюдения когерентности кэш-памяти в многопроцессорной системе , имеющиеся в RT625, могут быстро определить попадания или промахи при просмотре со стороны внеш н ей шины без приостановки обращений к кэш-пам яти со стороны центрального процессора . Подде рживается как режим сквозной записи , так и режим обратного копирования . Устройство управления памятью содержит в своем составе полностью ассоциативную кэш-па мять прео бразования виртуальных адресов в физические (TLB), состоящую из 64 строк , которая поддерживает 4096 контекстов . RT625 содержит буфер чтен ия емкостью 32 байта , используемый для загрузки , и буфер записи емкостью 64 байта , используе мый для разгрузки кэш-памя т и второ го уровня . Размер строки кэш-памяти составляет 32 байта . Кроме того , в RT625 имеются логические схемы синхронизации , которые обеспечивают ин терфейс между внутренней шиной процессора и SPARC MBus при выполнении асинхронных операций . RT627 представля ет собой статическую па мять 16К , специально разработанную для удовлетв орения требований hyperSPARC. Она организована как чет ырехканальная статическая память в виде четыр ех массивов с логикой побайтной записи и входными и выходными регистрами-защелками . RT 6 27 для ЦП является кэш-памятью с нулевым состоянием ожидания без потерь (т .е . приостановок ) на конвейеризацию для всех операций загрузки и записи , которые попадаю т в кэш-память . RT627 был разработан специально для процессора hyperSPARC, таким образом , для соединения с RT620 и RT625 не нужны никакие дополнительные схемы . Набор кристаллов позволяет использовать п реимущества тесной связи процессора с кэш-пам ятью . Конструкция RT620 допускает потерю одного та кта в случае промаха в кэш-памяти первого уровня . Для доступа к кэш-памяти вто рого уровня в RT620 отведена специальная ступень конвейера . Если происходит промах в кэш-п амяти первого уровня , а в кэш-памяти второ го уровня имеет место попадание , то центра льный процессор не останавливается . Команды загрузки и з аписи одновре менно генерируют два обращения : одно к кэш -памяти команд первого уровня емкостью 8 Кбайт и другое к кэш-памяти второго уровня . Если адрес команды найден в кэш-памяти пер вого уровня , то обращение к кэш-памяти вто рого уровня отменяется и команд а становится доступной на стадии декодирования конвейера . Если же во внутренней кэш-памяти произошел промах , а в кэш-памяти второго уровня обнаружено попадание , то команда с танет доступной с потерей одного такта , ко торый встроен в конвейер . Такая возможнос т ь позволяет конвейеру продолжать непрерывную работу до тех пор , пока име ют место попадания в кэш-память либо перво го , либо второго уровня , которые составляют 90% и 98% соответственно для типовых прикладных задач рабочей станции . С целью достижения архитек т урного баланса и упрощения обработки исключительных ситуаций целочисленный конвейер и конвейер плавающей точки имеют по пять стадий выполнения операций . Такая конструкция позволяет RT620 обеспечить максимальную пропускную способность , не достижимую в п рот и вном случае . MicroSPARC - II . Эффективная с точки зрен ия стоимости конструкция не может полагаться только на увеличение тактовой частоты . Эк ономические соображения заставляют принимать реш ения , основой которых является массов ая технология . Системы M icroSPARC обеспечивают высокую производительность при умеренной тактовой частоте путем опт имизации среднего количества команд , выполняемых за один такт . Это ставит вопросы эффе ктивного управления конвейером и иерархией па мяти . Средн ее время обращения к памяти должно сокращаться , либо должно возрастать среднее количество команд , выдаваемых для в ыполнения в каждом такте , увеличивая производ ительность на основе компромиссов в конструкц ии процессора . MicroSPARC-II является одним из срав нительно недавно появивши хся процессоров семейства SPARC. Основное его назн ачение - однопроцессорные низко-стоимостные системы . Он представляет собой высокоинтегрированную ми кросхему , содержащую целочисленное , устройство упр авления памятью , устройство пла в ающей точки , раздельную кэш-память команд и дан ных , контроллер управления микросхемами динамичес кой памяти и контроллер шины SBus. Основными свойствами целочисленного устройст ва microSPARC-II являются : · пятиступенчатый конвейер команд ; · предваритель ная об работка команд переходов ; · поддержка потокового р ежима работы кэш-памяти команд и данных ; · регистровый файл емкос тью 136 регистров (8 регистровых окон ); · интерфейс с устройство м плавающей точки ; · предварительная выборка команд с очередью на четыре команды . Целочисленное устройство использует пятиступенчатый конвейер команд с одновременным запуском до двух команд . Устройство плавающей точки обеспечивает выполнение операций в соответствии со ст андартом IEEE 754. Устройство упра вления памят ью выполняет четыре основных функции . Во-первых , оно обеспечивает формирова ние и преобразование виртуального адреса в физический . Эта функция реализуется с помощ ью ассоциативного буфера TLB. Кроме того , устройс тво управления памятью реализует механизмы за щ иты памяти . И , наконец , оно вы полняет арбитраж обращений к памяти со ст ороны ввода /вывода , кэша данных , кэша кома нд и TLB. Процессор microSPARC II имеет 64-битовую шину данных для связи с памятью и поддерживает оперативную память емкостью до 256 Мбайт . В процессоре интегри рован контроллер шины SBus, обеспечивающий эффективну ю с точки зрения стоимости реализацию вво да /вывода .
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
На выставке современного искусства кирпич, случайно оставленный строителями, завоевал главный приз.
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по радиоэлектронике "Компьютеры SPARC-архитектуры", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru