Реферат: Процессор Intel 286 - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Процессор Intel 286

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Microsoft Word, 1420 kb, скачать бесплатно
Обойти Антиплагиат
Повысьте уникальность файла до 80-100% здесь.
Промокод referatbank - cкидка 20%!
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

Министерство образования Российской Федерации Таганрогский Государст венный Радиотехнический Университет Кафедра Автомобильной Электроники Реферат Выполнили : Студенты гр . Р -99 Андриевский В. Апальков Д. Априщенко А. Воронин А. Проверил : Чернов Е . И. Таганрог 2001 ВВЕДЕНИЕ Успехи новой технологии привели к широкому распространению персональных компьютеров , позволяющих решать задачи , требующие весьма больших вычислений . Типичным и наиболее распространенным представителем таких мощных персоналок " явл яется компьютер PC/AT производства фирмы IBM. Этот компьютер разработан на основе процессора 80286 фирмы INTEL, представляющего сейчас один из наиболее мощных шестнадцатиразрядных микропроцессоров , хотя за последнее время появ и лись более производитель ные процессоры , и 80286 был снят с производства в вед у щих странах . Но стоит остановиться на рассмотрении этого процессора и построенных на его основе системах , т.к . на их примере нагляднее всего получить представление о новом классе машин - серии AT. В данной работе рассмотрены основные данные и сравнительные характеристики на примере самой ранней модели компьютера на отдельных логических ИМС и некоторых БИС , без применения микросхем сверхвысокой степени интеграции и специальных ПЛИС и ПЛМ , на основе которых создаются компьютеры сегодня . Рассматривается центральный процессор с самой низкой тактовой частотой для 80286 чипов - 6 Мгц. ФУНКЦИОНИРОВАНИЕ МИКРОКОМПЬЮТЕРОВ С ШИННОЙ ОРГАНИЗАЦИЕЙ Шины микрокомпьютера образует группа линий передач и сигналов с адресной и н формацией , данных , а также управляющих сигналов . Фактически ее можно разделить на три части : адресную шину , шину данных и шину управляющих сигналов. Уровни этих сигналов в данный момент времени определяют состояние систе мы в этот момент. Синхрогенератор генерирует тактовый сигнал CLK для синхронизации внутреннего функционирования процессора и других микросхем . Сигнал RESET производит сброс процессора в начальное состояние . Это состояние показано на рисунке упрощенно . Сигнал – READY также формируется с помощью синхрогенератора . Он предназначен для удлинения циклов при работе с медленными периферийными устройствами. На адресную шину , состоящую из 24 линий , микропроцессор выставляет адрес байта или слова , к оторый будет пересылаться по шине данных в процессор или из н е го . Кроме того , шина адреса используется микропроцессором для указания адресов периферийных портов , с которыми производится обмен данными. Шина данных состоит из 16 линий . по которым во зможна передача как отдельных байтов . так и двухбайтовых слов . При пересылке байтов возможна передача и по ста р шим 8 линиям , и по младшим . Шина данных двунаправлена , так как передача байтов и слов может производится как в микропроцессор , так и из него. Шина управления формируется сигналами , поступающими непосредственно от микропроцессора , сигналами от шинного контроллера , а также сигналами , идущими к микропроцессору от других микросхем и периферийных адаптеров. Микропроцессор использует шинный к онтроллер для формирования управляющих сигналов , определяющих перенос данных по шине . Он выставляет три сигнала -SO, -SI, M/-IO, которые определяют тип цикла шины (подтверждение прерывания , чтение порта ввода /вывода , останов , чтение памяти , запись в память ). На основании знач е ний этих сигналов шинный контроллер формирует управляющие сигналы , контрол и рующие динамику данного типа шины. Для того , чтобы понять динамику работы , разберем , каким образом осуществляется процессором чтение слов из оп еративной памяти . Это происходит в течение 4 тактов CLK, или 2 состояний процессора (т.е . каждое состояние процессора длится 2 та к та синхросигнала CLK). Во время первого состояния , обозначаемого , как Т _4s_0, процессор выставляет на адресную ши ну значение адреса , по которому будет читаться слово . Кроме того , он формирует на шине совместно с шинным контроллером соо т ветствующие значения управляющих сигналов . Эти сигналы и адрес обрабатываются схемой управления памятью , в результате чего , нач иная с середины второго состояния процессора Т _4c_0 (т.е . в начале четвертого такта CLK), на шине данных появляется значение содержимого соответствующего слова из оперативной памяти . И наконец , процессор считывает значение этого слова с шины данных . На этом перенос (копир о вание ) значения слова из памяти в процессор заканчивается. Таким образом , если частота кварцевого генератора , определяющая частоту CLK, равна 20 МГц , то максимальная пропускная способность шины данных равна (20/4) миллионов слов в секунду , или 10 В /сек . Реальная пропускная способность существе н но ниже. ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и M В КОМПЬЮТЕРЕ PC/AT На самом деле , в реальном компьютере имеется не одна , а несколько шин (рис . 2). Основных шин всего три , а обоз начаются они как L- шина , S- шина , X- шина . Нами ране рассматривалась L-шина . Можно ввести понятие удаленности шины от процесс о ра , считая , что чем больше буферов отделяют шину , тем она более удалена от проце с сора. Основной шиной , связывающей компьют ер в единое целое , является S- шина . Именно она выведена на 8 специальных разъемов слотов . Эти слоты хорошо видны на системной плате компьютера . В них стоят платы периферийных адаптеров. Линии адреса , идущие от микропроцессора , образуют так назыв аемую L- шину . Для передачи этого адреса на S- шину имеются специальные буферные регистры - з а щелки . Эти регистры - защелки не только передают адрес с L- шины на S- шину , но так же разъединяют их в случае необходимости . Такая необходимость возникает, напр и мер , когда осуществляется прямой доступ к памяти . В этом случае на S- шину в ы ставляют контроллер прямого доступа 8237А и так называемые страничные регистры . Они подключены к X- шине , которая так же через буферные регистры соединена с с и стемной S-шиной . Таким образом , наличие трех шин позволяет выставлять адреса на системную шину различным микросхемам . Все микросхемы на системной плате , кроме процессора и сопроцессора , подключ е ны к X- шине , в которой имеется адресная часть (XА - шин а ), линия данных (XD- шина ) и управляющие сигналы (XCTRL- шина ). Поэтому они отделены от процессора двумя буферами : между L- и S- шинами и между S- и X- шинами. Кроме этих трех шин в компьютере имеется M- шина , предназначенная для отдел е ния систем ной S- шины от оперативной памяти. РЕГИСТРЫ ПРОЦЕССОРА 80286 Набор регистров процессора 80286 представляет собой строгое расширение набора регистров 8086, который имел 14 регистров . В процессоре 80286 появились дополн и тельно еще 5 новых регистров , в результате чего их общее число увеличилось до 19. Далее рассматриваются так называемые "видимые " регистры , содержимое кот о рых можно либо прочитать , либо изменить программным способом . Отметим , что в процессоре имеются "невидимые регистры ", х ранящие различную информацию для работы процессора и ускоряющие его работу . Регистры представлены на рисунке ("н е видимые " изображены одинарной линией ). Регистры можно объединить в группы по схожести выполняемых ими функций . В первую группу , называ емую группой регистров общего назначения , входят регистры AX, BX, CX, DX. Они предназначены в основном для хранения данных шестнадцат и битных слов . Только регистры BX и DX могут дополнительно использоваться как а д ресные : регистр BX- как адрес смещения байта или слова в оперативной памяти , р е гистр DX- как адрес порта ввода /вывода . При обработке данных каждый из этих р е гистров имеет свои особенности . Например , регистр AX всегда используется как один из операндов в команде умножения , регистр CX исполь зуется как счетчик командой LOOP организации цикла , DX как расширение регистра AX в командах умножения и деления . Эти регистры можно рассматривать как состоящие из двух однобайтовых р е гистров каждый : AX состоит из AH и AL, BX- из BH и BL и т.д. След ующую группу образуют регистры SP, BP, SI, DI. Эта группа называется группой адресных и индексных регистров . Из названия видно , что эти регистры могут использоваться в качестве адресных . Кроме того , их можно использовать в качестве операндов в ин с трукциях обработки данных. Третья группа регистров CS, DS, SS, ES образует группу сегментных регистров . В процессоре 80286 доступ к данным и коду программы осуществляется через "окна " размером максимум 64К каждое . Есть окно с программой , его нача ло определяется регистром CS; есть окно с данными , начало которого определяется регистром DS. Начало окна со стеком определяется регистром SS, а дополнительного окна с данн ы ми - регистром ES. В процессоре 80286 появилась возможность размещать табли цу векторов прерыв а ний в произвольном месте оперативной памяти , а не обязательно в самом начале , как в процессоре 8086. Для этого имеется специальный регистр IDTR, по структуре анал о гичный специальному сорокабитному регистру GDTR (определяющий положени е и размер глобальной дескрипторной таблицы , для определения же локальной дескри п торной таблицы имеется шестнадцатибитный регистр LDTR). Он определяет начало и размер таблицы векторов прерываний . Имеются так же специальные команды его чт е ния и записи. Регистр IP служит для хранения адреса смещения следующей исполняемой кома н ды , а регистр F- для хранения флагов . В процессоре 80286 появился новый регистр MSW, называемый словом состояния , или регистром состояния . Его значение прежде всег о в том , что , загружая этот р е гистр состояния специальным значением (с битом PE=1), мы тем самым переключаем режим работы с обычного на защищенный. И , наконец , последний девятнадцатый регистр TR служит для организации мног о задачной работы проце ссора в защищенном режиме . В обычном режиме он просто н е доступен . Этот регистр служит селектором сегмента состояния задачи . Существуют выполняемые только в защищенном режиме команды чтения этого регистра TR и зап и си в него. Таким образом , а процесс оре 80286 при сравнении его с 8086 появилось пять новых "видимых " регистров и шесть "невидимых ", четыре из которых связаны с регистрами CS, DS, SS, ES. Все новые регистры служат для управления доступом к памяти и о р ганизации многозадачной работы процес сора. Память Системная плата предусматривает подключение двух банков памяти , каждый из которых содержит 128K 18-разрядных слов ; при этом общий объем памяти составляет 512 кбайт с контролем по четности. Микропроцессор Микр опроцессор INTEL 80286 предусматривает 24-разрядную адресацию , 16-разрядный интерфейс памяти , расширенный набор команд , функции ПДП и прерыв а ний , аппаратное умножение и деление чисел с плавающей запятой , объединенное управление памятью , 4-уровневую за щиту памяти , виртуальное адресное простра н ство на 1 гигабайт (1 073 741 824 байта ) для каждой задачи и два режима работы : р е жим реальной адресации , совместимый с микропроцессором 8086, и режим защище н ной виртуальной адресации. Режим реальной адресации В режиме реальной адресации физическая память микропроцессора представляет собой непрерывный массив объемом до одного мегабайта . Микропроцессор обращае т ся к памяти , генерируя 20-разрядные физические адреса. 20-разрядный адрес сегмента памяти состоит из двух частей : старшей 16-разрядной переменной части и младшей 4-разрядной части , которая всегда равна нулю . таким о б разом , адреса сегментов всегда начинаются с числа , кратного 16. В режиме реальной адресации каждый сегмент памяти имее т размер 64 Кбайта и может быть считан , записан или изменен . Если операнды данных или команд поп ы таются выполнить циклический возврат к концу сегмента , может произойти прер ы вание или возникнуть исключительная ситуация ; например , если младший б айт слова смещен на FFFF, а старший байт равен 0000. если в режиме реальной адресации информация , содержащаяся в сегменте , не использует все 64 Кбайт , неиспользуемое пространство может быть предоставлено другому сегменту в целях экономии физич е ской памяти. Режим защиты Режим защиты предусматривает расширенное адресное пространство физической и виртуальной памяти , механизмы защиты памяти , новые операции по поддержке операционных систем и виртуальной памяти. Режим защиты обеспечивает в иртуальное адресное пространство на 1 гигабайт для каждой задачи в физическом адресном пространстве на 16 Мегабайт . виртуальное пространство может быть больше физического , т.к . любое использование адреса , к о торый не распределен в физической памяти , вызывает возникновение исключител ь ной ситуации , требующей перезапуска. Как и режим реальной адресации , режим защиты использует 32-разрядные указ а тели , состоящие из 16-разрядного искателя и компонентов смещения . искатель , одн а ко , определяет ин декс в резидентной таблице памяти , а не старшие 16 разрядов адреса реальной памяти . 24-разрядный базовый адрес желаемого сегмента памяти получают из таблиц памяти . для получения физического адреса к базовому адресу сегмента доба в ляется 16-разрядное смещ ение . Микропроцессор автоматически обращается к табл и цам , когда в регистр сегмента загружается искатель . Все команды , выполняющие загрузку регистра , обращаются к таблицам памяти без дополнительной программной поддержки . таблицы памяти содержат 8- байтовые значения , называемые описателями. Производительность системы Микропроцессор 80286 работает с частотой 6 Мгц , в результате чего период си н хроимпульсов составляет 167 Нс. Цикл шины требует 3 периода синхроимпульсов ( включая один цикл ожидания ); таким образом достигается 500-наносекундный 16-разрядный цикл работы микр о процессора . операции передачи данных по 8-разрядной шине на 8-разрядные устро й ства занимают 6 периодов синхроимпульсов (включая 4 цикла ожидания ), в результате чего достигается 1000-наносекундный цикл работы микропроцессора . Операции пер е дачи данных по 16-разрядной шине на 8-разрядные устройства занимают 12 пери о дов синхроимпульсов ( включая 10 циклов ожидания ввода-вывода ), в результате ч е го достигается 2 000-наносекундный цикл работы микропроцессора. Системные прерывания Микропроцессор немаскируемых прерываний (НМП ) 80286 и две микросхемы ко н троллера прерываний 8259A обеспечивают 16 уровней системных прерываний . ниже эти уровни приводятся в порядке уменьшения приоритета. Замечание : как все прерывания , так и любое из них в отдельности , могут маскир о ваться (включая НМП микропроцессора ). Описание сигналов канала ввода-вывода Ниже приводится описание сигналов канала ввода-вывода сис темной платы . все сигнальные линии ТТЛ - совместимы . Адаптеры ввода-вывода должны рассчитыват ь ся максимально на две маломощных нагрузки ТТЛШ на одну линию. Адресные разряды 0 - 19 используются для адресации к памяти и устройствам ввода - вывода вну три системы . эти 20 адресных линий , вместе с линиями LA17 - LA23, обеспечивают доступ к 16 Мб памяти . SA0 - SA19 выводятся в системную шину , когда 'BALE' имеет высокий уровень , и защелкивается по заднему фронту 'BALE'. Эти си г налы генерируются микропр оцессором или контроллером ПДП . Ими могут также управлять другие микропроцессоры или контроллеры ПДП , находящиеся на канале ввода-вывода. Эти сигналы (не защелкнутые ) используются для адресации к памяти и устро й ствам ввода-вывода внутри системы , они обеспечивают доступ к 16 Мб памяти . Эти сигналы истинны , когда 'BALE' имеет высокий уровень . LA17 - LA23 не защелкив а ются во время циклов микропроцессора и поэтому не сохраняют истинность в течение всего цикла . Целью этих адресных линий являет ся генерация сигналов выбора памяти для циклов памяти с одним состоянием ожидания . эти сигналы выбора должны заще л киваться адаптерами ввода - вывода по заднему фронту 'BALE'. Этими сигналами м о гут также управлять другие микропроцессоры или контроллеры ПДП , находящи-еся на канале ввода-вывода. CLK(O) Это сигнал синхронизации системы с частотой 6 Мгц , он рассчитан на цикл микр о процессора длительностью 167 Нс . Рабочий цикл составляет 50% этого сигнала . Сигнал должен использоваться только для целей с инхронизации . он не предназначен для тех случаев , когда требуется постоянная частота. RESET DRV(O) 'RESET DRIVE' используется для очистки или инициализации логических схем системы при включении питания или при падении напряжения на линии . этот сигнал активен при высоком уровне . SD0 - SD15 (ввод-вывод ) Эти сигналы обеспечивают установку разрядов 0 - 15 для микропроцессора , памяти и устройств ввода-вывода . D0 является младшим разрядом , а D15 - старшим . Все 8-разрядные устройства на к анале ввода-вывода должны использовать для связи с ми к ропроцессором разряды D0 - D7. 16-разрядные устройства используют разряды D0 - D15. для поддержки 8-разрядных устройств данные с линий D8 - D15 будут выводит ь ся на линии D0 - D7 во время циклов 8 -разрядных передач на эти устройства ; при передаче данных из 16-разрядного микропроцессора на 8-разрядное устройство эти данные преобразуются в 8-разрядные. BALE(O) (с буферизацией ) Сигнал 'BUS ADDRESS LATCH ENABLE' генерируется контроллером шин ы 82288 и используется на системной плате для защелкивания истинных адресов и сигналов выбора памяти , поступающих из микропроцессора . Канал ввода - вывода рассматрив а ет его как индикатор истинного адреса микропроцессора или ПДП (когда используется 'AE N'). Адреса микропроцессора SA0 - SA19 защелкиваются по заднему фронту 'BALE'. Во время циклов ПДП на 'BALE' устанавливается высокий уровень. I/O CH CK (I) Сигнал '-I/O CHANNEL CHECK' обеспечивает системную плату информацией об ошибках четности в памяти или устройствах на канале ввода - вывода . Когда сигнал активен , он индицирует неустранимую системную ошибку. I/O CH RDY (I) Сигнал 'I/O CHANNEL READY' устанавливается памятью или устройством ввода-вывода на низкий уровень ( нет готовности ), чтобы удлинить циклы ввода-вывода или памяти . Любое устройство с низким быстродействием , использующее эту линию , должно установить на ней низкий уровень , как только обнаружит свой истинный адрес и команду чтения или записи . Машинные циклы продлеваю тся на целое число пери о дов синхронизации (167 Нс ). Этот сигнал должен сохранять низкий уровень не менее 2,5 Мкс. IRQ3 - IRQ7, IRQ9 - IRQ12 и IRQ14 - IRQ15 Сигналы ' INTERRUPT REQUEST ' 3 - 7, 9 - 12, 14 и 15 используются для сообщения микропроцес сору о том , что устройство ввода-вывода требует обслуживания . Запросы на прерывание имеют приоритетную структуру : IRQ9 - IRQ12, 14 и 15 имеют высший приоритет ( IRQ9 - наивысший ), а IRQ3 - IRQ7 имеют низший приоритет (IRQ7 - на и низший ). Запрос на преры вание генерируется , когда уровень на линии IRQ измен я ется с низкого на высокий . Высокий уровень на линии должен сохраняться до тех пор , пока микропроцессор не подтвердит запрос на прерывание ( подпрограмма обслуж и вания прерываний ). IRQ13 использу ется на системной плате , но не доступен на канале ввода-вывода . IRQ8 используется для часов реального времени. -IOR(I/O) Сигнал '-I/O READ' обеспечивает передачу данных с устройства ввода - вывода в шину данных . Сигнал может управляться системным микропроцессором или контро л лером ПДП или же микропроцессором или контроллером ПДП , находящимися на к а нале ввода-вывода . Этот сигнал активен при низком уровне. -IOW(I/O) Сигнал '-I/O WRITE' обеспечивает чтение данных из шины данных в устройс тво ввода-вывода . Сигнал может управляться любым микропроцессором или контролл е ром ПДП в системе , активен при низком уровне. -SMEMR(O) -MEMR(I/O) Эти сигналы обеспечивают передачу данных с устройств памяти в шину данных . '-SMEMR' активен только тогда , когда адрес выбора памяти находится в нижнем 1 Мб пространства памяти . '- MEMR ' активен во всех циклах чтения памяти . '-MEMR' м о жет управляться любым микропроцессором или контроллером ПДП в системе . '-SMEMR' образуется из '-MEMR' и адреса выбо ра нижнего 1 Мб памяти . Если микр о процессор на канале ввода - вывода захочет управлять сигналом '-MEMR', то в течение одного периода синхронизации перед активизацией '-MEMR' все адресные линии на шине должны быть истинными . оба сигнала активны при низком уровне. DRQ0 - DRQ3 и DRQ5 - DRQ7 (I) Запросы на ПДП 0 - 3 и 5 - 7 являются асинхронными запросами канала , использу е мыми периферийными устройствами и микропроцессорами канала ввода-вывода для получения ПДП ( или управления системой ). Запросы имею т приоритетную структ у ру : DRQ0 имеет высший приоритет , а DRQ7 - низший . Запрос генерируется путем установки активного уровня на линии DRQ. Линия DRQ должна сохранять высокий уровень до тех пор , пока не станет активной линия подтверждения запроса на ПДП (DACK). По запросам DRQ0 - DRQ3 выполняется 8-разрядная передача , а по DRQ5 - DRQ7 16-разрядная . DRQ4 используется на системной плате и не доступен для кан а ла ввода - вывода. -DACK0 - -DACK3 и -DACK5 - -DACK7 (O) Сигналы подтверждения П ДП 0 - 3 и 5 - 7 используются для подтверждения з а просов на ПДП (DRQ0 - DRQ7), они активны при низком уровне. AEN (O) Сигнал 'ADDRESS ENABLE' используется для блокирования микропроцессора и других устройств от канала ввода-вывода , чтобы разрешить режим ПДП . Когда эта линия активна , управление адресной шиной , линиями команды чтения шины данных (для памяти и ввода-вывода ) и линиями команды записи (для памяти и ввода-вывода ) принадлежит контроллеру ПДП. -REFRESH (I/O) Этот сигна л используется для индикации цикла регенерации и может управляться микропроцессором на канале ввода-вывода. T/C (O) Сигнал 'TERMINAL COUNT' обеспечивает импульс , когда достигается заданное число циклов в любом канале ПДП. SBHN (I/O) Сигнал 'BUS HIGH ENABLE' (системный ) индицирует передачу данных в верхнем байте шины данных , SD8 - SD15. 16-разрядные устройства используют 'SBHE', чт о бы привязать буферы шины данных к SD8- SD15. -MASTER (I) Этот сигнал используется с линией DRQ для получения управления системой . Пр о цессор или контроллер ПДП на канале ввода-вывода могут подать сигнал DRQ в к а нал ПДП в каскадном режиме и получить в ответ сигнал -DACK. Получив -DACK, микропроцессор ввода-вывода может установить на линии '-MAS TER' низкий уровень, что позволит ей получить управление системными линиями адресов , данных и упра в ления (состояние , называемое трехстабильным ). После установки низкого уровня на '-MASTER' процессор ввода-вывода должен подождать один системный период син хр о низации , прежде чем получит управление линиями адресов и данных , и два периода синхронизации , прежде чем подать команду READ или WRITE. Если сигнал сохраняет низкий уровень более 15 Мкс , содержимое системной памяти может быть потеряно из-за отсутствия регенерации. -MEM CS16 (I) Сигнал '-MEM 16 CHIP SELECT' сообщает системной плате , является ли данная п е редача 16-разрядной , с одним состоянием ожидания и циклом памяти . Этот сигнал должен формироваться из адреса выбора устройства LA17 - LA23, а управляться о т крытым коллектором или трехстабильным формирователем , обеспечивающим ток утечки 20 MA. -I/O CS16 (I) Сигнал '-I/O 16 CHIP SELECT' сообщает системной плате , является ли данная пер е дача 16-разрядной , с одним состоянием ожидания и ц иклом памяти . Этот сигнал до л жен формироваться из адреса выбора устройства , а управляться открытым коллект о ром или 3-стабильным формирователем , обеспечивающим ток утечки 20 MA сигнал активен при низком уровне. OSC (O) Сигнал 'OSCILLATOR' (OSC) является скоростным синхронизирующим сигналом с периодом 70 Нс (14,31818 Мгц ). Этот сигнал не синхронен с сигналом синхронизации системы . Рабочий цикл сигнала составляет 50 %. 0WS (I) Сигнал 'ZERO WAIT STATE' сообщает микропроцессору , что он мо жет выполнить данный цикл шины без дополнительных циклов ожидания . Чтобы исполнить цикл п а мяти для 16-разрядного устройства без циклов ожидания , сигнал '0WS' формируется из адреса выбора устройства , стробируемого командой чтения или записи . Чтобы испо л нить цикл памяти для 8-разрядного устройства минимум с двумя состояниями ожид а ния , сигнал '0WS' должен активизироваться через один системный период синхрон и зации после того , как команда чтения или записи станет активной путем стробиров а ния адресом выбора устройства . Команды чтения и записи активизируются по задн е му фронту системного синхроимпульса . '0WS' активен при низком уровне и должен управляться открытым коллектором или 3-стабильным формирователем с током уте ч ки 20 ма. Сопр оцессор Математический сопроцессор персонального компьютера IBM PC AT позволяет ему выполнять скоростные арифметические и логарифмические операции , а также тригонометрические функции с высокой точностью. Сопроцессор работает параллельно с м икропроцессором , это сокращает время в ы числений , позволяя сопроцессору выполнять математические операции , в то время как микропроцессор занимается выполнением других функций. Сопроцессор работает с семью типами числовых данных , которые делятся на сл е дующие три класса : - двоичные целые числа (3 типа ); - десятичные целые числа (1 тип ); - действительные числа (3 типа ). Условия программирования Сопроцессор предлагает расширенный набор регистров , команд и типов данных для микропроцессор а. Сопроцессор имеет восемь 80-разрядных регистров , которые эквивалентны емк о сти сорока 16-разрядных регистров в микропроцессоре . В регистрах можно хранить во время вычислений временные и постоянные результаты , что сокращает расход памяти , повы шает быстродействие , а также улучшает возможности доступа к шине . Пр о странство регистров можно использовать как стек или как постоянный набор рег и стров . При использовании пространства в качестве стека работа ведется только с двумя верхними стеко выми элементами . В следующей таблице показано представление больших и малых чисел в каждом типе данных. Условия аппаратного обеспечения Математический сопроцессор использует тот же генератор синхроимпульсов , что и микропроцессор . Он работает с частотой , равной одной трети частоты системных синхроимпульсов микропроцессора . Сопроцессор подсоединен так , что он функци о нирует как устройство ввода-вывода через порт ввода-вывода с адресами 00F8, 00FA и 00FC. Микропроцессор посылает коды операций и операнды в эти порты ввода-вывода , через них он также принимает и записывает в память результаты вычислений . Сигнал занятости сопроцессора сообщает микропроцессору о том , что он исполняет операции . По команде "WAIT" микропроцессор ожидает , пока сопр о цессор закончит исполнение. Сопроцессор выявляет шесть различных исключительных ситуаций , которые могут возникнуть во время исполнения команды . Если маска соответствующего исключения в сопроцессоре не установлена , сопроцессор устанавливает сигнал ош ибки , по которому генерируется прерывание 13, и сигнал 'BUSY' фиксируется в установленном состо я нии . Сигнал 'BUSY' может быть очищен командой записи 8-разрядного ввода-вывода по адресу F0, при условии что D0-D7 равны нулю. Код самоконтроля при включении питания в системном ПЗУ разрешает прерывание 13 и устанавливает вектор этого прерывания , указывающий на рабочую программу ПЗУ . Эта программа очищает защелку сигнала 'BUSY' и передает затем управление по адресу , указанному вектором не м аскированного прерывания . Это позволяет использ о вать код , записанный для любого персонального компьютера IBM , в IBM PC AT . Дра й вер немаскируемых прерываний должен прочитать состояние сопроцессора , чтобы определить , было ли НМП вызвано сопроцессором . Если нет , то управление передается исходному драйверу НМП. Сопроцессор предусматривает два режима работы , подобные двум режимам ми к ропроцессора . после сброса при включении питания или при операции записи ввода - вывода в порт с адресом 00F1 сопроц ессор находится в режиме реальной адресации . Этот режим совместим с сопроцессором 8087, который используется с другими пе р сональными компьютерами IBM. Сопроцессор может быть переведен в режим защиты с помощью команды SETPM ESC. В режим реальной адреса ции он может возвратиться , если будет выполнена операция записи ввода-вывода в порт с адресом 00F1, при усл о вии что D0-D7 равны 0. Базовая система ввода-вывода (BIOS) Базовая система ввода-вывода (BIOS) находится в ПЗУ на системной плате . Она обе спечивает управление уровнями для основных устройств ввода-вывода в системе . На дополнительных адаптерах могут размещаться дополнительные модули ПЗУ , к о торые обеспечивают управление уровнями устройства на этом дополнительном адапт е ре . Рабочие программ ы BIOS позволяют программисту , работающему на языке ассе м блера , выполнять операции ввода-вывода в блоковом (диски или дискеты ) или в си м вольном формате без учета адреса и параметров устройства . BIOS предусматривает такие системные услуги , как определен ие времени суток и размера памяти . Целью BIOS является обеспечение операционной связи с системой и освобождение программиста от заботы об аппаратных характеристиках устройств . Интерфейс BIOS отделяет пользователя от аппаратуры , позволяя добавлять к системе новые устройства , сохраняя при этом связь с устройством на уровне BIOS. В этом случае аппаратные и з менения и расширения становятся "прозрачными " для пользователя. Использование BIOS Доступ к BIOS обеспечивается через программные преры вания микросхемы 80286 в режиме реального времени . Каждая точка входа в BIOS доступна через собственное прерывание . например , для определения объема базового ОЗУ , доступного в системе , содержащей 80286, в режиме реального времени , прерывание INT 12H в ызывает раб о чую программу BIOSа для определения размера памяти и возвращает полученное зн а чение системе. Передача параметров Все параметры , передающиеся в рабочие программы BIOS и обратно , проходят ч е рез регистры микросхемы 80286. Вводная часть к аждой функции BIOS содержит рег и стры , используемые при вызове и возврате , например , для определения размера памяти параметры не передаются . Размер памяти в килобайтах возвращается в регистр AX. Если функция BIOS содержит в себе несколько возможных оп ераций , то регистр AH используется на входе , чтобы показать желаемую операцию , например , для установки времени суток требуется следующая программа : MOV AH,1 установить время суток MOV CX,HIGH COUNT установить текущее время MOV DX,LOW COUNT INT 1AH установить время для чтения времени суток : MOV AH,0 считать время суток INT 1AH считать таймер Программы BIOS запоминают все регистры , кроме AX и флагов . Другие регистры изменяются по возврату только в том случае , если они возвращают значение вызыва ю щей программе . Конкретное назначение регистра можно определить по вводной части каждой функции BIOS. Список используемой литературы : 1. «Персона льный ЭВМ в инженерной практике» Т.Э . Кренкель , А.Г . Коган , А.М . Тараторин Москва . Радио и Связь 1989г. 2. «Микропроцессорные средства и системы» В.М . Брябрин , Ландау И.Я . Неме н ман М.Е . 1990г.
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
- АУууууу.... ау..ау..ау... ЭГегегей! эгей..эгей.. эгей....
- Милый, я передумала насчет кунилингуса.
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по радиоэлектронике "Процессор Intel 286", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2017
Рейтинг@Mail.ru