Реферат: Микропроцессор В1801ВМ1 архитектура и система команд - текст реферата. Скачать бесплатно.
Банк рефератов, курсовых и дипломных работ. Много и бесплатно. # | Правила оформления работ | Добавить в избранное
 
 
   
Меню Меню Меню Меню Меню
   
Napishem.com Napishem.com Napishem.com

Реферат

Микропроцессор В1801ВМ1 архитектура и система команд

Банк рефератов / Радиоэлектроника

Рубрики  Рубрики реферат банка

закрыть
Категория: Реферат
Язык реферата: Русский
Дата добавления:   
 
Скачать
Microsoft Word, 243 kb, скачать бесплатно
Заказать
Узнать стоимость написания уникального реферата

Узнайте стоимость написания уникальной работы

11 Микропроцессор В 1801ВМ 1 его структура и система команд. Московски й Институт Электроники и Математики (технический университет ) Кафедра ИТАС РЕФЕРАТ по курсу : “ЭВМ и периферийные устройс тва” на тему : Микропроцессор В 1801ВМ 1 его структура и система команд. Выполнил : студент группы АП -41 Волков А . А. МОСКВА 1998 Структура микропроцессора В 1801ВМ 1 Однокристальный 16-разрядный микропр оцессор К 1801ВМ 1 предназначен для выполнения следующих функций : · вычисление . адресо в операндов и команд. · обмен информацией с другими устройствами ; подключенными к системной магистрали ; · обработка операнд ов ; · об р аботка п р е р ываний от клавиатуры и уст ройств пользователя , подключенных к разъ ему по рта ввода-вывода. Проце ссор является единственным активным устройством микроЭВМ , управляющим циклами обращения к системной магистрали и обрабатываю щим пр е рывания от пассивных устройств , которые могут посылать или принима ть ин формацию только под управлением пр о цессора. Микропроцессор К 1801 ВМ 1 работает в БК с так т овой частотой 3 МГц и содержит следующие о сновные функциональные блоки : · 1 6-разрядный операцио н ный блок , слу жащий для формирования адресов команд и о перандов , выполнения логич е ских и арифметических опера ц ий , хранения операндов и результатов ; · блок микропрограм много управ ле ния, вырабатывающий последовател ь ность микрокоманд , Соот в етствую щу ю код у принятой м а шинно й команды . Этот блок построен на базе программируемой логической матрицы (ПЛ М ). с одержащей 250 логических произведений ; · блок прерываний , организу ющий приоритетную систему прерыван ий ( прием и п редварительная обработка внешних и внутренних запросов на прерывание ); · интерфейсный блок , о беспечивающий об мен ин фор мацией между микропроцессором ром и прочими уст ройств а ми , по д ключ е н ными к сист е мной магистрали . Эт от же , блок ос уществляет арбитраж при операциях прямого доступа к п а мяти , формир у ет · последовательность . управляющих сигналов : · блок с и с те мной магистрали , связывающий внутреннюю магистраль о днокристального микропроцессора с внешней, управляю щий усилителями приема и передачи ин формации на совмещенные выводы адресов и данных ; · схема тактировани я , обеспечивающая синхронизацию работы внутренних блоков микропроцессора. Систе ма команд , реализованная в ПЛМ блока микро программного управления микропроцессора К 1801BM1, совп адает с системой команд наиболее расп ространенных отечественных мини - и микро -ЭВМ т ипа “Электроника 60” (ДВК -2. 3, 4 и т.п .) и прак тически аналогична принятой для компьютеров с ерии DEC. Предусмотрен также ряд специальных ком анд , предназначенных для работы с системным ПЗУ К 1801РЕ 1. Сигн алы AD 0-AD15 представляют собой адреса и данные , передавае мые по совмещенной системной магистрали . Пере дача адресов и данных по одним и тем же линиям связи обеспечивается путем раз деле ния этих операций во времени. Групп а сигналов SYNC, DIN, DOUT, WTBT, RPLY слу жит для управления передачей информа ции по системной магистрали : · SYNC - вырабатывается процессором как указание , что адрес находится на выводах системной магистрали , и сохраняет активный уровень до окончания текущего цикла обмена информацией ; · RPLY - в ырабатывается пассивным устройством в от в ет на сигнал ы DIN и D OUT . При отсутствии сигнала RPLAY (т . е . когда выбранное устрой ство - регистр или ячейка памяти - не отвеча ет ) процессор отсчитывает 64 такта синхрогенератора и затем отрабатывает прерывание по зависанию (вектор 4); · DIN - предназначен для организации ввода дан ных (когда микропроцессор во время действия сигнала SYNC го тов принять данные от пассивного устройства ) и ввода адреса вектора пре рывания ( DIN вырабатывается совместно с сигналом IAK0 при пассивном уровне SYNC) ; · DOUT - означает , что данные , выдаваем ые микропроцессором , установлены на выводах с истемной магистрали ; · WTBT - ук азывает на р а б о ту с отде льными байтами и вырабатывается при обра ще н и и по нечетном у ад ресу (операнд - старш ий байт ) и ли при отработке байтовых коман д. Сигн ал VIRQ является запросом на пре р ывание от внешнего устр ойства , информи р ую щим микропроцессор о готовности у стройства передавать адрес вектора прерывания . Если прерывание разрешено , то в ответ н а этот сигнал процессор вырабатывает сигналы DIN и IAK0. Сигна л IRQ1 обеспе чивает управление режи мом “СТОП-ПУСК” про цессора с внешнего пере ключателя . Низкий уров ень сигнала (активный ) соответствует режиму “С ТОП”. Сигналы IRQ2 и IRQ3 вызывают прерывания по фиксирован ным в екторам 100 8 и 270 8 соответственно (при пере ходе из выс окого уровня в низкий ) . Сигнал предоставления прерывания IAK0 процессор вырабатыва ет в ответ на внешний сигнал VIRQ . Сигнал IAK0 передается по оч ереди , начиная с устройства с максимальным приоритетом , ретранслируясь от одного устройст ва к другому в поряд ке уменьшения приоритетов . Устройство с наибольшим приоритето м из числа выставивших запрос на прерыван ие (сигнал VIRQ ) запрещает дальнейшее распространение сигнала IAK0, таким обра зом запрещая на время обработки данного п рерывания запросы от устройств с те м же или более низким приоритетом . Однако устройства с более высоким приоритетом м огут прервать обработку повторным (“вложенным” ) прерыванием. Сигн ал DMR вырабатыв ается внешним активным устройством , требующим передачи ему системной магистрали (режим прям ог о доступа к памяти ). В ответ па него процессор устан а вл и вает сигнал DMGO , предоставляю щ ий системную магистраль внешн ему устройству с наивысшим приоритетом из числа за просивших прямой доступ (механи зм реализации приоритетов - тот же , что и для прерываний ). Это устройство прекращает д альнейшее распространение сигнала DMGO и выставляет сигнал SACK , оз начающий , что устройство прямого дос тупа к памяти (ПДП ) может производить обмен данными , независимо о т процессора используя стандартные циклы обра щения к системной магистрали. Низкий уровень сигнала BSY означает, что микропроцессор начинает обмен по магистрали (т.е . ч то она занята для других устройств ). Переход сигнала из низкого уровн я в высокий указывает на окончание обмена. Сигнал ава р ии исто чника питания D C L O вызывает установк у микропроцессора в исхо дное состояние и появление сигнала INIT . Сигнал аварии се тевого питания ACLO вызывает пер е ход микропро це ссора на обра ботку прерывания по сбою питании (высокий уровень свиде тельствует о нормальном сете вом напряжении ). Сигнал SEL1 инициализирует обращение к регистру управления системными внешними устройствами , а сигнал SEL2 - к регистру порта ввода-вывода . Направление обмена данным и между микропроцессором и регистрами определ я ется сигналами DIN или DOUT соответственно . Выставление сигнала RPLY от этих регис тров не требуется . Длительности сигналов SEL1 и SEL2 совпадают с длительнос тью сигнала BSY . Сигнал INIT является ответом микропроцессора на сигнал DCLO и используетс я , как пр авило , для установки перифери йной части системы в исходное состояние . Общ ие характеристики микропроцессора К 1801ВМ 1 Представление чисел В дополнит ельном коде с фиксированной запятой Виды команд Безадресные , одноадресные , двухадресные Виды адресац ии Реги стровая , регистровая косвенная , автоинкрементная , автоинкрементная косвенная , автод екрементная , автодекрементная косвенная , индексная , индексная косвенная Количество р егистров общего значения 8 Количество уровней прерывания 4 Тип системно й магистрали Q- bus (МПИ , ОСТ 11.305.903-80) Адресное пространство , Кб 64 Тактов ая частота , МГц До 5 Максимальное быстродействие при выполнении регистровых оп ераций , оп ./с До 500000 Потребляемая мощность , Вт Не более 1 Напряж ение питания , В +5 ( ± 5% ) Уровни сигналов , В : “лог.0” (активный уровень ) Менее 0,5 “лог .1” Более 2,4 Нагрузочная способность по току , мА 3,2 Емкость нагр узки , пФ До 100 Технология и зготовления N-МОП Конструкция Плананарный металлокерамический корпус с 42 выводами Система команд микропроцессора К 1801В М 1 Данны й процессор содержит 8 регистров общего назнач ения (РОН , обозначение в описании команд RN, где N=0..7)один внутренний регистр состояния проце ссора PSW в котором задействовано 5 битов , каждый из ко торых имеет свои имена : · C-бит переполнения · T-бит трассировки · V-бит арифметического переполнения · Z-бит равенства 0 · N-бит отрицательного ч исла Два регистра из РОН (R6 и R7) отвечают за следую щие функции : · R6 (SP)-Указатель стека · R7 (PC)-Счетч ик команд. При описании команд , используются следующие обознач ения : · “ SS” - поле адресации операнда-источника · “ DD” - поле адресации операнда-приемника · “ XXX” - смещение (-128,...,+128; 8 бит ) · “ N” - число , 3 бита · “ NN” - число , 6 бит · “ (N)” -содержи мое ячейки или регистра N · “ s” - операнд -источн ик · “ d” - операнд -приемн ик · “ r” - содержимое рег истра · “ <=” - становится рав ным · “ X” - относительный адрес · “ %” - определение ре гистра · “ /\ ” - логическое И · “\ /” - логическое ИЛИ · “\\” - исключающе е ИЛИ · “ |” - НЕ Операци и над разрядами PSW · “ *” - установка /сбро с по результату · “-” - состояние разряда не меняется · “0” - сброс · “ 1” - установка Методы адре сации МЕТОД R Метод мнемоника 0. регистровая R 1. косвенная ре гистровая ( R ) или @R 2. автоинкрементная ( R )+ 3. косв . автоинкрем ентная @( R )+ 4. автодекрементная -( R ) 5. косв . автодекрем ентная @-( R ) 6. индексная X( R ) 7. косв . индексная @X( R ) Команды работ ы с программа ми 000000 HALT останов 000001 WAIT пауза - ожидания прерывания 000002 RTI возврат из прерывания ( PC <=(SP)+) 000003 BPT отладочное прерывание (-(SP) <=PSW <=(16) ) 000004 IOT вызов системы ввода вывода ( -(SP) <=PC <= (22) ) 000005 RESET сброс магистр али и процессора 000006 RTT возврат , с запретом прерывания по Т-разряду до исполнения следующей команды ( PC<=(SP)+ PSW<=(SP)+ ) 0001DD JMP безусловный переход ( PC <= d ) 00020R RTS возврат из подпрограммы ( PC <= R <=(SP)+ 000240 NOP нет опера ции 004RDD JSR вызов подпрограммы (-(SP) <= R <= PC <= d ) 0064NN MARK восстановление стека ( -(SP)<=PC +(2 x NN) PC<=R5 <=(SP)+ 077RNN SOB выч . 1 и ветвл ., если (R#) не 0 ( R# <= R#-1 PC<=PC=( 2xNN) ) 104000-104277 EMT вызов подпрограммы ПЗУ (-(SP)<= PSW <= (32) -(SP)<= PC <= (30) ) 1064SS MTPS запись PSW ( PSW <= s ) 1064Dd MFPS чтение PSW ( d <= PSW ) Переходы по условию (ветвлени я ) Базовый КОП ± XXX 15 8 7 0 Если условие выполняется , то (PC) <= (PC) + (2 x NN) 000400 + XXX BR безуслов ный переход 001000 + XXX BNE нет равенства ( нулю ) Z=0 001400 + XXX BEQ равенство ( нулю ) Z=1 102000 + XXX BVC арифм.переп . отсутствует V=0 102400 + XXX BVS произошло арифм.переп. V=1 103000 + XXX BC C перенос отсутствует C=0 103400 + XXX BCS произошел перенос С =1 Переход по знаку 100000 + XXX BPL знак плюс N=0 100400 + XXX BMI знак минус N=1 002000 + XXX BGE больше или равно (нулю ) N\\V=0 002400 + XXX BLT меньше (нуля ) N\\V=1 003000 + XXX BGT больше (нуля ) Z\/(N\\V)=0 003400 + XXX BLE меньше или равно (нулю ) Z\/(N\\V)=1 Переход без знака 101000 + XXX BHI больше C\/Z=0 101400 + XXX BLOS меньше или равно C\/Z=1 103000 + XXX BHIS больше или равно C=0 103400 + XXX BLO меньше C=1 Одно-операторные команды Код операции (КОП ) DD 15 6 5 0 Условные обозначе ния : “ *” =0 операции над словами 1 операции на д байтами N Z C V 0003DD SWAB перестанов ка байтов * * 0 0 * 050DD CLR(B) очистка (d) <=0 0 1 0 0 * 051DD COM(B) побитная инверсия (d) <= (|d) * * 0 0 * 052DD INC(B) прибавлен ие 1 (d) <=(d)+1 * * *- * 053DD DEC(B) вычитание 1 (d) <=(d)+1 * * *- * 054DD NEG(B) изменение знака (d) <=-(d) * * * * * 055DD ADC(B) прибавить перенос (d)<=(d)+C * * * * * 056DD SBC(B) вычесть перенос (d)<=(d)-C * * * * * 057DD TST(B) проверка (d)<=(d) * * 0 0 * 060DD ROR(B) циклич . сдвиг вправо => C,d * * * * * 061DD ROL(B) циклич . сдвиг влево C,d <= * * * * * 062DD ASR(B) арифм . сдвиг вправ о (d)<=(d)/2 * * * * * 063DD ASL(B) арифм . сдвиг влево (d)<=(d)*2 * * * * * 067DD SXT расширить знак N=0 (d)<=0 0 1 0- N=1 (d)<=177777 1 0 0- Двух оператор ные команды КОП SS DD 15 12 11 6 5 0 N S V C *1SSDD MOV(B) переслать (d)<=(s) * * 0- *2SSDD CMP(B) сравнить (s)-(d) * * * * *3SSDD BIT(B) проверить разряды (s)/\(d) * * 0 - *4SSDD BIC(B) очистить разряды (d)<=(|s)/\(d) * * 0 - *5SSDD BIS(B) установить разряды (d)<=(s)\/( d) * * 0 - 06SSDD ADD сложить (d)<=(s)+(d) * * * * 074RSS XOR исключающее или (s)<= (r )\\(s) * * 0 - 16SSDD SUB вычесть (d)<=(d)-(s) * * * * Операции с разрядами PSW Базовый КОП =240 0/1 N Z V C 15 6 7 4 3 2 1 0 Очис тит ь 000241 CLC C - - - 0 000242 CLV V - - 0 - 000244 CLZ Z - 0 - - 000250 CLN N 0 - - - 000257 CCC N Z V C 0 0 0 0 Установить 000261 SEC C - - - 1 000262 SEV V - - 1 - 000264 SEZ Z - 1 - - 000270 SEN N 1 - - - 000277 SCC N Z V C 1 1 1 1 Список литера т уры Персональный компьютер БК -0010 ( Приложение к ж урналу “Информатика и образование” )
1Архитектура и строительство
2Астрономия, авиация, космонавтика
 
3Безопасность жизнедеятельности
4Биология
 
5Военная кафедра, гражданская оборона
 
6География, экономическая география
7Геология и геодезия
8Государственное регулирование и налоги
 
9Естествознание
 
10Журналистика
 
11Законодательство и право
12Адвокатура
13Административное право
14Арбитражное процессуальное право
15Банковское право
16Государство и право
17Гражданское право и процесс
18Жилищное право
19Законодательство зарубежных стран
20Земельное право
21Конституционное право
22Конституционное право зарубежных стран
23Международное право
24Муниципальное право
25Налоговое право
26Римское право
27Семейное право
28Таможенное право
29Трудовое право
30Уголовное право и процесс
31Финансовое право
32Хозяйственное право
33Экологическое право
34Юриспруденция
 
35Иностранные языки
36Информатика, информационные технологии
37Базы данных
38Компьютерные сети
39Программирование
40Искусство и культура
41Краеведение
42Культурология
43Музыка
44История
45Биографии
46Историческая личность
47Литература
 
48Маркетинг и реклама
49Математика
50Медицина и здоровье
51Менеджмент
52Антикризисное управление
53Делопроизводство и документооборот
54Логистика
 
55Педагогика
56Политология
57Правоохранительные органы
58Криминалистика и криминология
59Прочее
60Психология
61Юридическая психология
 
62Радиоэлектроника
63Религия
 
64Сельское хозяйство и землепользование
65Социология
66Страхование
 
67Технологии
68Материаловедение
69Машиностроение
70Металлургия
71Транспорт
72Туризм
 
73Физика
74Физкультура и спорт
75Философия
 
76Химия
 
77Экология, охрана природы
78Экономика и финансы
79Анализ хозяйственной деятельности
80Банковское дело и кредитование
81Биржевое дело
82Бухгалтерский учет и аудит
83История экономических учений
84Международные отношения
85Предпринимательство, бизнес, микроэкономика
86Финансы
87Ценные бумаги и фондовый рынок
88Экономика предприятия
89Экономико-математическое моделирование
90Экономическая теория

 Анекдоты - это почти как рефераты, только короткие и смешные Следующий
Господа губернаторы и мэры! Общероссийская акция "Дорогами победы" закончилась! Дороги уже можно ремонтировать!
Anekdot.ru

Узнайте стоимость курсовой, диплома, реферата на заказ.

Обратите внимание, реферат по радиоэлектронике "Микропроцессор В1801ВМ1 архитектура и система команд", также как и все другие рефераты, курсовые, дипломные и другие работы вы можете скачать бесплатно.

Смотрите также:


Банк рефератов - РефератБанк.ру
© РефератБанк, 2002 - 2016
Рейтинг@Mail.ru